説明

Fターム[5F044LL01]の内容

ボンディング (23,044) | フェイスダウンボンディング (4,630) | 直接ハンダ付け状態 (1,160)

Fターム[5F044LL01]の下位に属するFターム

Fターム[5F044LL01]に分類される特許

1 - 20 / 1,142





【課題】はんだによる短絡不良を低減すること。
【解決手段】半導体素子10の一主面には複数の電極パッド11が、半導体素子10の外周に沿って矩形枠状に配列されている。各電極パッド11には、柱状の電極端子13が立設されている。電極端子13の基端部(金属端子部15の基端部16及びバリア層14)は電極パッド11に接続されている。電極端子13(金属端子部15)の先端部17は略半円柱状に形成されている。この略半円柱状の先端部17は、先端面の弧部分が半導体素子10の外側を向くように形成されている。配線基板20の接続パッド22は、配列方向と直交する方向、即ち半導体素子10の外周と直交する方向に沿って延びる矩形状に形成されている。電極端子13は接続パッド22にはんだ30により電気的に接続される。 (もっと読む)


【課題】はんだによる短絡不良を低減すること。
【解決手段】半導体素子10の一主面には複数の電極パッド11が、半導体素子10の外周に沿って矩形枠状に配列されている。各電極パッド11には、柱状の電極端子13が立設されている。各々の電極端子13の中心軸L1は、電極パッド11の中心から、電極パッド11の配列方向と直交する方向に沿って半導体素子10の外側にずれた位置に形成されている。半導体素子10が実装される配線基板20には、半導体素子10の電極パッド11と対応する複数の接続パッド22が形成されている。各接続パッド22の中心L2は、半導体素子10の電極パッド11の中心と略一致する。また、各接続パッド22は、配列方向と直交する方向、即ち半導体素子10の外周と直交する方向に沿って延びる矩形状に形成されている。電極端子13は接続パッド22にはんだ30により電気的に接続される。 (もっと読む)


【課題】外観が良好な高品質のカードを提供する。
【解決手段】ICモジュール10がカード基材と一体化されてICカードが形成される。ICモジュール10は、モジュール基板11に設けられたICチップ12と、ICチップ12に電気的に接続されたアンテナ接続用端子11cと、モールド部14とを含む。アンテナ接続用端子11cは、ICモジュール10と一体化するカード基材に設けられるアンテナに、導電部材を用いて電気的に接続される。モールド部14は、チップ封止部14aと、アンテナ接続用端子11cに設けられたダム枠部14bとを有する。ダム枠部14bを設けることで、カード基材との一体化の際に用いられる導電部材の流出が抑えられ、カードの外観不良の発生が抑えられる。 (もっと読む)


【課題】 シリコンチップの層間絶縁膜に機械的強度の低い(脆い)low−k材料が用いられる構造においても、シリコンチップ上にかかる応力を軽減するような低応力のはんだバンプ接続を実現すること。
【解決手段】 正方形シリコンチップ(厚さ725μm)とラミネート層(厚さ1000μm)とが、正方形シリコンチップ上に配置されているところのlow-k層(配線層(BEOL)の絶縁層)を介して、正方形シリコンチップとラミネート層との間に2次元アレイ状に配置された複数のはんだバンプの溶融後の硬化により接続されている、積層体として、
正方形シリコンチップ(の4つの辺に相当する)外周から所定の割合まで内側にわたって配置された部分的な複数のはんだバンプについては、他の部分の複数のはんだバンプよりも弾性率が相対的に低くなるようにフィラーを入れて調整されている、ことを特徴とするものである。 (もっと読む)


【課題】電子デバイスを小型化、低背化し、且つコストを低減する手段を得る。
【解決手段】電子デバイスは、第1の電子素子20と、第1の電子素子20を搭載する絶縁基板11と、を備えた電子デバイスであって、絶縁基板11は一方の主面に第1の電子素子20を搭載する電極パッド12を有すると共に、他方の主面に実装端子13を備え、第1の電子素子20に設けた端子と電極パッド12とは、接続用導電部材15を介して導通接続されている。 (もっと読む)


【課題】アンダーフィル又は接着剤によって隣接する回路素子を汚染することなく、隣接する回路素子を物理的にできる限り近づけて配置できるようにするエレクトロニクスアセンブリを製造するための方法を提供する。
【解決手段】基板12上に液体障壁30を形成することと、液体障壁の一方の側に第1の回路素子22を配置することと、液体障壁の反対側に第2の回路素子24を配置する。液体44が第1の回路素子に塗布される。第1の回路素子と第2の回路素子との間の間隔を最小にすることができるように、液体障壁を用いて、第1の回路素子に塗布された液体が第2の回路素子を汚染するのを防ぐ。 (もっと読む)


【課題】 金属バンプを介した容器と圧電振動素子や電子部品素子との接合信頼性を向上させた圧電振動デバイスと当該圧電振動デバイスの製造方法を提供することを目的とする。
【解決手段】 水晶発振器1は、水晶振動素子3と集積回路素子4を容器2に収容し、容器2に蓋5を接合することにより、水晶振動素子3および集積回路素子4を気密に封止した構成となっている。容器2の内底面22には凹部を有する電極パッド10が形成され、集積回路素子4の接続端子上には断面視凸状の金属バンプBが配され、金属バンプBの一部が前記凹部の壁面に対応するように埋入した状態で集積回路素子4と容器2とが接合されている。 (もっと読む)


【課題】空洞部の破壊を防ぐと共に、基板間の接続の信頼性を向上できるようにした半導体装置の製造方法及び半導体装置、電子機器を提供する。
【解決手段】第1の基板は、第1の面と第2の面とを有する第1の基材と、第1の基材の第1の面側に設けられた犠牲層と、第1の基材の第1の面と第2の面との間を貫通する貫通電極と、貫通電極と第1の基材との間に設けられた絶縁膜と、を有する。第2の基板は、第3の面を有する第2の基材と、第2の基材の第3の面側に設けられたバンプと、第2の基材の第3の面側に設けられ、バンプを囲む環状導電部と、を有する。第2の面と第3の面とを対向させた状態で、貫通電極とバンプとを接続すると共に、第1の基板の周縁部を環状導電部に埋入させる実装工程と、実装工程の後で、犠牲層をエッチングして第1の基材の第1の面側に空洞部を形成するエッチング工程と、を含む。 (もっと読む)


【課題】吸着ツールに対する半導体チップの位置ずれを補正して被搭載体に搭載可能となり、被搭載体に対する半導体チップの位置精度の向上が図れる半導体装置の製造方法、および、製造装置を提供する。
【解決手段】半導体チップ2を吸着ツール12で吸着する工程と、吸着ツールに吸着された半導体チップの裏面から赤外線カメラ13で赤外線画像を撮影することにより半導体チップの表面にあるアライメントマークの位置を検出する工程と、赤外線カメラによって検出されたアライメントマークの位置に基づいて吸着ツールに対する半導体チップの位置ズレを補正して半導体チップを被搭載体3に搭載する工程と、を含む。 (もっと読む)


【課題】電子部品に形成された電極端子間距離が狭い場合であっても、隣接する電極端子間を短絡させることなく、しかも容易且つ確実に、回路基板の接続用端子に電子部品の各電極端子を接続させることが可能なハンダ接続シートと、それを用いた電子部品の実装方法を提供すること。
【解決手段】織布または不織布で構成してあり、表裏面を貫通する複数の貫通孔6が所定パターンで形成してあるシート基材4と、貫通孔6の内部に保持され、予めボール状に成形されたハンダ部材8と、を有するハンダ接続シート2である。 (もっと読む)


【課題】低温で接合でき、接合後にはんだバンプの溶融温度を上昇させることができる半導体装置の製造方法を提供する。
【解決手段】第1の接続部材11の第1の主面11Aに第1の接続パッド11aを形成する工程と、半導体チップ21の回路形成面21Aに、第2の接続パッド21aを形成する工程と、第1の接続部材の上に半導体チップを、第1の接続パッドが前記第2の接続パッドに、Sn−Bi合金よりなるはんだバンプ31Aを介してコンタクトするように載置する工程と、はんだバンプをリフローさせ、前記第1の接続パッドと前記第2の接続パッドとを接合する工程と、前記接合工程の後、前記第1および第2の接続パッドの一方をアノード、他方をカソードとして、前記アノードから前記カソードへと直流電流を通電し、前記はんだバンプ中のBiを前記アノードの側に濃集させ、前記はんだバンプ中のSnを前記カソードの側に濃集させる工程と、を含む。 (もっと読む)


【課題】 エレクトロマイグレーション(EM)の耐性があり、ハイエンドの半導体チップにも採用できるようなプロセスとして、半導体チップを3次元積層アセンブリへと多段に形成していく、はんだ接合プロセスの提供。
【解決手段】
電気接合部に異なる融点をもつ2種のはんだを積層させて構成しておき、3次元積層アセンブリを作成するにあたって、チップ積層時(一次)は低温はんだのみを溶融して積層接合して、アンダーフィルによって封止する。マザーボードへの積層時(二次)は高温はんだを溶融させる。マザーボードへの二次実装時においてもそのギャップとバンプ形状を保持することができる。 (もっと読む)


【課題】好適に空間を封止することが可能な電子部品の実装構造体を提供する。
【解決手段】実装構造体1は、支持部材5と、該支持部材5上にバンプ8を介して実装された複数の圧電素子7と、複数の圧電素子7を共に覆い、複数の圧電素子7と支持部材5との間の空間Sを密閉する封止樹脂(樹脂部9)とを有する。複数の圧電素子7は、隣り合う圧電素子7の下面19a間の距離d1が下面19aよりも上方側の所定位置間(例えば上面19b間)の距離d2よりも大きい。そして、樹脂部9は、隣り合う圧電素子7間の間隙Wの少なくとも上方側の一部に充填された介在部9eを有する。 (もっと読む)


【課題】ICチップ裏面腹部に突起電極が偏在するICチップについて、スペーサやダミー電極を使用せずに、ICチップと回路基板との平行性を保てる簡便な技術の提供を目的とした。
【解決手段】ICチップ1の裏面腹部に形成された突起状電極2とフィルム状回路基板5の回路導体4とをフリップチップ接続したICモジュールであって、前記フィルム状回路基板5は、突起状電極2と相対する側にフィルムを突出させて形成した突起3を備えており、ICチップ1とフィルム状回路基板5は、突起状電極2と突起3とによって平行性が保たれていることを特徴とするICモジュールであって、前記突起状電極2の高さと突起3の高さとが概ね同じ高さであることを特徴とするICモジュールである。 (もっと読む)


【課題】外部接続用電極が狭ピッチであっても、高い接続信頼性を簡易に実現することができる半導体装置を提供する。
【解決手段】外部接続用電極を備えた半導体装置であって、前記外部接続用電極が、半導体基板上に形成されたメタル層12と、メタル層12と接触するように形成され、かつメタル層12の一部を露出させる開口部13aを有する絶縁層13と、絶縁層13の開口部13aから露出するメタル層12と電気的に接続するように形成されたバリアメタル層14と、を備え、バリアメタル層14が、絶縁層13に垂直な平面とバリアメタル層14の表面とが交わって形成される線分のうち、絶縁層13の開口部13aの周囲の領域に対応する部分に、曲率半径を有する。 (もっと読む)


【課題】半導体デバイスの製造のスループットをさらに向上できるとともに、製造される半導体デバイスの品質の低下を防止できる三次元実装装置を提供する。
【解決手段】三次元実装装置11において、搬送トレイ16は配置面16aaを含む内側トレイ16aを有し、且つ該配置面16aaに配置された8つの積層チップ21を搬送し、チャンバ27は内側トレイ16aを収容し、下部ステージ28はチャンバ27内において内側トレイ16aを載置し、上部ステージ29は、下部ステージ28に載置された内側トレイ16aにおける配置面16aaと平行な押圧面29aを有し、下部ステージ28及び上部ステージ29はそれぞれヒータ33,39を内蔵し、下部ステージ28及び上部ステージ29が間を詰めるように移動する。 (もっと読む)


【課題】半田ボールが予め実装された電極側の半田フラッシュを防止できる基板モジュールの製造方法を提供する。
【解決手段】基板モジュール1の製造方法は、電子部品2の表面に設けられた第1の電極21に実装する、少なくとも錫成分を含む半田ボール4の表面に、半田ボールの比重よりも重く、高融点の銅粒子61を含む半田ペースト6を付着させる工程を有する。更に、製造方法は、第1の電極が設けられた電子部品の表面を上側に向ける工程を有する。更に、製造方法は、半田ボールを加熱して溶融させ、半田ボールの表面上に付着させた銅粒子を半田ボール内に沈殿させる工程を有する。更に、製造方法は、沈殿した銅粒子と半田ボールの錫成分とで、半田ボールを実装した第1の電極との界面に、半田ボールの融点よりも高融点の第1の金属間化合物層41を形成する工程を有する。 (もっと読む)


1 - 20 / 1,142