【課題】電子デバイスを小型化、低背化し、且つコストを低減する手段を得る。
【解決手段】電子デバイスは、第１の電子素子２０と、第１の電子素子２０を搭載する絶縁基板１１と、を備えた電子デバイスであって、絶縁基板１１は一方の主面に第１の電子素子２０を搭載する電極パッド１２を有すると共に、他方の主面に実装端子１３を備え、第１の電子素子２０に設けた端子と電極パッド１２とは、接続用導電部材１５を介して導通接続されている。 （もっと読む）

【課題】貫通ビアを用いた実装における端子間のショートや実装精度の低下を防止する。
【解決手段】半導体チップ８８の貫通ビア８６の上に、他の半導体チップ１０１を実装する。半導体チップ１０１のバンプ１０３は、４つの貫通ビア８６で囲まれた領域に導かれて接合される。各貫通ビア８６は、バンプ１０３に面する側面及び上面の保護膜３１がエッチングによって除去されており、バンプ１０３のハンダ材料への濡れ性が保護膜３１で覆われた領域よりも良好になっている。このために、ハンダ材料のはみ出しによる他の電極との間のショートが防止される。さらに、１つのバンプ１０３に複数の貫通ビア８６からなる接続端子を配置するので、バンプ１０３に確実に接合できる。 （もっと読む）

【課題】 エレクトロマイグレーション（ＥＭ）の耐性があり、ハイエンドの半導体チップにも採用できるようなプロセスとして、半導体チップを３次元積層アセンブリへと多段に形成していく、はんだ接合プロセスの提供。
【解決手段】
電気接合部に異なる融点をもつ２種のはんだを積層させて構成しておき、３次元積層アセンブリを作成するにあたって、チップ積層時（一次）は低温はんだのみを溶融して積層接合して、アンダーフィルによって封止する。マザーボードへの積層時（二次）は高温はんだを溶融させる。マザーボードへの二次実装時においてもそのギャップとバンプ形状を保持することができる。 （もっと読む）

【課題】好適に空間を封止することが可能な電子部品の実装構造体を提供する。
【解決手段】実装構造体１は、支持部材５と、該支持部材５上にバンプ８を介して実装された複数の圧電素子７と、複数の圧電素子７を共に覆い、複数の圧電素子７と支持部材５との間の空間Ｓを密閉する封止樹脂（樹脂部９）とを有する。複数の圧電素子７は、隣り合う圧電素子７の下面１９ａ間の距離ｄ１が下面１９ａよりも上方側の所定位置間（例えば上面１９ｂ間）の距離ｄ２よりも大きい。そして、樹脂部９は、隣り合う圧電素子７間の間隙Ｗの少なくとも上方側の一部に充填された介在部９ｅを有する。 （もっと読む）

【課題】低温かつ迅速な硬化処理が可能であり、硬化処理を行う際のプロセスマージンが広く、安定した特性を有し、かつ貯蔵安定性にも優れる回路接続材料を提供すること。
【解決手段】熱可塑性樹脂、ラジカル重合性化合物、ラジカル重合開始剤、ニトロキシド化合物、酸性化合物及び塩基性化合物を含有し、上記ラジカル重合性化合物が、（メタ）アクリロイル基を有し、上記ニトロキシド化合物が、アミノキシル基を有し、上記塩基性化合物が、アミノ基、ピリジル基及びイミダゾイル基からなる群より選ばれる１種以上の官能基を有する、接着剤組成物を含有する、回路接続材料。 （もっと読む）

【課題】半導体素子から多層基板への熱拡散性能の向上、および、多層基板と半導体素子との接合強度の向上。
【解決手段】半導体パワーモジュール１０は、セラミックス多層基板１００と、接合層１１０と、拡散層１２０と、半導体素子１３０を備える。接合層１１０は、セラミックス多層基板１００の第１の面１０５上に配置され、半導体素子１３０とセラミックス多層基板１００とを電気的に接続する導電接合部１１１と、半導体素子１３０とセラミックス多層基板１００とを絶縁する絶縁接合部１１２とを備える平面状の薄膜層である。こうすれば、半導体素子１３０とセラミックス多層基板１００との間における空隙の発生を抑制しつつ接合することができ、半導体素子１３０からセラミックス多層基板１００への熱拡散性能、および、セラミックス多層基板１００と半導体素子１３０との接合強度を向上できる。 （もっと読む）

【課題】信頼性の高い実装体を実現することのできる基板間の接続方法を提供する。
【解決手段】第１及び第２の基板３０、３２との間に、導電性粒子１１及び気泡発生剤を含有む樹脂１０を供給し、樹脂の周縁部近傍に、第１及び第２の基板の間を塞ぐ隔壁部材２０を設けた後、樹脂を加熱して、樹脂中に含有する気泡発生剤から気泡１４を発生させて、樹脂を第１及び第２の電極の間に誘導するとともに、気泡を、隔壁部近傍と外部との圧力差により、外部に開放された樹脂の周縁部に導かれて外部に排出する。さらに、樹脂を加熱して、樹脂中に含有する導電性粒子を溶融して、電極間に接続体１３を形成する。 （もっと読む）

【課題】本発明は、半導体パッケージ基板及び半導体パッケージ基板の製造方法に関する。
【解決手段】本発明の一実施例によると、パッドが形成されたキャリア基板を準備する段階と、前記パッドの上部に絶縁層を形成する段階と、前記キャリア基板を除去する段階と、前記絶縁層及び前記パッドの上部に回路層を形成する段階と、前記パッドの一部をエッチングし、前記絶縁層の内部に開口部を形成する段階と、を含む半導体パッケージ基板の製造方法が提供される。 （もっと読む）

【課題】本発明の目的は、半導体素子、及び半導体素子と多孔質状金属層との接合面等における、クラックや剥がれを抑制可能な半導体装置、及びその製造方法を提供する。
【解決手段】基板（Ｋ）またはリードフレーム（Ｌ）に設けられたパッド部（Ｐ）上に多孔質状金属層（Ｃ）を介して半導体素子（Ｓ）の金属層が接合されている半導体装置であって、前記多孔質状金属層（Ｃ）の外周側部位の金属密度がその内側に位置する中心側と比較して低いことを特徴とする半導体装置。 （もっと読む）

【課題】接続対象部材の電極間を接続したときに、絶縁信頼性を高めることができる接続構造体の製造方法及び接続構造体を提供する。
【解決手段】本発明に係る接続構造体１１の製造方法は、突出した複数の第１の電極２ｂを表面２ａに有する第１の接続対象部材２を用いて、複数の第１の電極２ｂ上と複数の第１の電極２ｂ間の隙間Ｘ上とに、複数の第１の電極２ｂを覆うように絶縁層６Ａを積層する工程と、絶縁層６Ａの第１の接続対象部材２側とは反対の表面６ａ上に、硬化性成分と導電性粒子とを含む異方性導電ペーストを塗布して、異方性導電ペースト層３Ａを積層する工程と、異方性導電ペースト層３Ａの溶剤を除去するか又は硬化を進行させて、Ｂステージ化異方性導電層３Ｂを形成するＢステージ化工程とを備える。 （もっと読む）

【課題】硬化物の接着性が高く、かつ高い接着性を長期間に渡り維持できる異方性導電材料並びに該異方性導電材料を用いた接続構造体を提供する。
【解決手段】本発明に係る異方性導電材料は、加熱により硬化可能である。本発明に係る異方性導電材料は、硬化性化合物と、該硬化性化合物を熱硬化させるための熱カチオン発生剤と、有機金属化合物と、導電性粒子５とを含む。上記有機金属化合物は、有機チタネート化合物、有機ジルコネート化合物又は有機アルミネート化合物である。本発明に係る接続構造体１は、第１の接続対象部材２と、第２の接続対象部材４と、該第１，第２の接続対象部材２，４を電気的に接続している接続部３とを備える。接続部３は、上記異方性導電材料により形成されている。 （もっと読む）

【課題】回路部材への熱の影響が少ない温度条件で接続信頼性を得ることができる回路部材接続用接続部材、回路部材接続構造体の製造方法及び回路部材接続構造体を提供する。
【解決手段】第１の電極を有する第１の回路部材と、該第１の回路部材に対向する第２の電極及びポリイミド、ポリウレタンエーテルイミド、ポリアミドイミド及びポリエーテルサルホンのうちの１種以上を含む表面層を有する第２の回路部材と、の間に介在させ、第１の電極及び第２の電極を電気的に接続し回路部材同士を接着するための接続部材であって、カチオン重合性化合物、カチオン発生剤及びフィルム形成材を含有する第１の接着剤層１０と、カチオン重合性化合物、カチオン発生剤及びフィルム形成材を含有する第２の接着剤層３０とを備え、第２の接着剤層のカチオン発生剤の濃度（質量％）が第１の接着剤層のカチオン発生剤の濃度（質量％）よりも大きい回路部材接続用接続部材１００。 （もっと読む）

【課題】バンプを介して基板上に素子を搭載した電子部品において、素子をバンプに接合する際に生じる応力が素子に作用することを抑制し、電子部品の品質のばらつきを抑え、製造歩留まりを向上させる。
【解決手段】第１平面を有する基板１１と、前記基板１１の第１平面に固定されたバンプ１４と、前記基板１１の第１平面に非接触かつ相対すると共に、前記バンプ１４に接着により固定され、かつ、前記パンプ１４との接着領域の近傍にスリット３０を有する素子１２とを備える。 （もっと読む）

【課題】５０ミクロンピッチ以下の微細ピッチ電極を有する半導体素子を基板上のパッドもしくは配線を接続する構造において、接続時の加熱または荷重負荷時に発生するバンプ間ショートや、高歪みによる接続部破断を防止しあるいは接触抵抗を低減し、高信頼性で高速伝送に対応可能な半導体装置を提供する。
【解決手段】基板２０と半導体素子１は縦弾性係数（ヤング率）が６５ＧＰａ以上６００ＧＰａ以下のバンプ１１と、錫、アルミニウム、インジウム、あるいは鉛のいづれかを主成分とする緩衝層１２を介して接続されており、バンプ１１と基板２０上のパッドもしくは配線２１の対向した面の少なくとも一方に突起が形成され、超音波により接続することにより低温接続が可能な半導体装置。 （もっと読む）

【課題】機械強度を十分に確保した状態で、より容易に、フリップチップ実装ができるようにする。
【解決手段】実装構造では、接続対象の第１電極１０３および第２電極１０４のいずれかの接続面の隅に配置された少なくとも１つのスペーサ１０５を備える。複数のスペーサ１０５を用いる場合、各スペーサ１０５は、同じ高さ（厚さ）に形成されていればよい。また、電極間を接着して電気的に接続する接続層１０６は、接続対象の第１電極１０３の接続面と第２電極１０４の接続面との間の、複数のスペーサ１０５に囲われた領域に配置される。 （もっと読む）

【課題】搭載対象体に対して球状体を確実に搭載させる。
【解決手段】半田ボール３００を吸着する第１吸気口２５ａが吸着面２２ａに形成された吸着ヘッド１１と、半田ボール３００が通過可能な挿通孔７１が形成されて吸着ヘッド１１による余剰な半田ボール３００の吸着を規制するマスク１７の上面１７ａと吸着面２２ａとが近接または接触している装着状態においてマスク１７の下面１７ｂ側から半田ボール３００を供給する供給部（本体部１００）とを備え、吸着ヘッド１１は、装着状態のマスク１７を吸着して吸着面２２ａに密着させる第２吸気口２６ａが吸着面２２ａに形成されて構成されている。 （もっと読む）

【課題】 信頼性の高い電子装置を提供すること。
【解決手段】 外表面に電極31を有する電子部品３と、基板本体21、および基板本体21の一方主面に設けられ電子部品３の電極31と電気的に接続された電気配線22を含む配線基板２とを備え、基板本体21の表面と、電子部品３の下面とは、直接接合している電子装置１である。電子部品３と配線基板２との間には別体の部材が存在しない。よって、異なる部材同士の境界が減少するので、剥離の可能性を低減できる。 （もっと読む）

【課題】ヒータ構成各部間に隙間が生じないようにする。
【解決手段】半導体チップと基板とを導電性ボンディング材を通じて接続するためのヒータにおいて、前記半導体チップを吸着する吸着エア用の第１流路と、前記導電性ボンディング材を溶着するための発熱体と、前記発熱体を挟み込む各部を接続する締付具と、前記発熱体によって加熱された導電性ボンディグ材を冷却する冷却エア用の第２流路とを備え、前記締付具は中空構造とされていて、当該中空部分が前記第１流路を構成しているヒータ。 （もっと読む）

【課題】半導体チップを基板にフェイスダウン実装してなるフェイスダウン型実装構造において、半導体チップと基板電極との接続状態を適切に視認できるようにする。
【解決手段】一方の主面１１に主面電極１４を有する半導体チップ１０と、一面２１上に基板電極２２を有する基板２０とを備え、一方の主面１１を基板２０の一面２１に対向させた状態で、半導体チップ１０が基板２０の一面２１上に搭載されてなるフェイスダウン実装型の実装構造において、半導体チップ１０の一方の主面１１の外郭に位置する側面１３には、主面電極１４と導通し一方の主面１１から側面１３に亘って延設された導体部１５が設けられており、半導体チップ１０の側面１３にて、導体部１５と基板電極２２とが導電性接合材３０を介して接続されている。 （もっと読む）

【課題】一括処理してもデバイスの完成体の特性にバラツキを生じない電子素子のマウント方法を提供する。
【解決手段】電子素子１５のマウント方法は、電気回路１１に接続する為の端子部を有する電子素子形成工程と、電子素子を配列する為の複数ザグリ部１３を有するトレイ１４の準備工程と、複数ザグリ部に電子素子を各々配置する工程と、複数ザグリ部に配置された各電子素子に相対する様に複数の電気回路を形成した平板状基板１０の準備工程と、電気回路が有するマウント部１１１に電子素子を固着する為の接続部材１２の一括形成工程と、電気回路のマウント部に形成した接続部材に対し、電子素子端子部を相対させて、トレイに配列した複数電子素子と基板とを一括で固着する工程を有する。 （もっと読む）