説明

Fターム[5F044RR08]の内容

ボンディング (23,044) | ワイヤレスボンディング関連事項 (2,154) | ワイヤ・ワイヤレスボンディング共用 (33)

Fターム[5F044RR08]に分類される特許

21 - 33 / 33


本発明は、プレート状の第1の部分(30)を含む集積回路に関する。この構成要素はまた、第1の部分(30)とは別の、第1の部分(30)に取り付けられ、変形可能な接続手段(22)によって第1の部分(30)に接続され、第1の部分(30)との間で非ゼロの角度を形成する少なくとも1つのプレート状の第2の部分(32)を含む。
(もっと読む)


【課題】トランジスタ200の外形の厚さを薄くし、かつエジェクタピン跡22が存在しても、電流破壊耐量を向上させたり、オン電圧を低減させる態様でボンディングワイヤ4による結線を可能とする。
【解決手段】トランジスタ200は樹脂パッケージ20内に半導体チップ1を備える。樹脂パッケージ20の第1の側面23には外部ドレイン電極として機能する外部リード41〜44が配列される。リードフレーム5は外部リード41〜44と面状部51とを有する。面状部51は半導体チップ1のドレイン電極が設けられる第1面1aに接続される。樹脂パッケージ20の第2の側面24には外部ソース電極として機能する外部リード45〜48が配列される。外部リード45〜48はワイヤ4によって、半導体チップ1のソース電極が設けられる第2面1bに接続される。樹脂パッケージ20の上面21上に残されるエジェクタピン跡22は、第1の側面23側に位置する。 (もっと読む)


【課題】経済的な工程によって微細ピッチの実現が可能であり、プリ半田の高さを高めるのに有利であって接合性及びアンダーフィル性を高めることが可能なうえ、メッキ厚さの調節によって所望の高さのプリ半田を得ることが可能な半導体パッケージ用プリント基板及びその製造方法を提供する。
【解決手段】半導体実装のためのワイヤボンディング部102とバンプ部103、及び外部部品との結合のための半田付け部104を含み、一定の回路パターンが形成されたパッケージ用プリント基板100において、ワイヤボンディング部102、バンプ部103及び半田付け部104のうち少なくともバンプ部103が、銅または銅合金層と、銅または銅合金層上に形成された電解錫メッキまたは錫合金メッキ層とを含む。 (もっと読む)


【課題】第1の半導体チップとダイボンド剤との界面での剥離を抑制することができる半導体パッケージの製造方法を提供する。
【解決手段】第1の半導体チップ2が形成された第1のシリコンウェーハ基板1を可塑剤を含まないダイシングテープ4に貼り合わせてダイシング処理を行なって個片化された第1の半導体チップを得る。そして、第1の半導体チップ2上に第2の半導体チップ6を配置し、加熱処理を施して第1のチップ側バンプ3と第2のチップ側バンプ7とを溶融することで第1の半導体チップと第2の半導体チップとを電気的に接続した後に、実装基板に実装を行なう。 (もっと読む)


【課題】本発明の目的は、チップ同士又はチップと回路基板と接合において、コストの削減又は信頼性の向上を図ることのできる電子部品及び半導体装置並びにこれらの製造方法並びにこれらを実装した回路基板及びこの回路基板を有する電子機器を提供することにある。
【解決手段】集合型の半導体装置は、電極16を有する半導体チップ12と、半導体チップ12の上に設けられる応力緩和層14と、電極16から応力緩和層14の上にかけて形成される配線18と、応力緩和層14の上で配線18に形成されるハンダボール19と、を有する第1の半導体装置10と、第1の半導体装置10に電気的に接合される第2の半導体装置としてのベアチップ20と、を有する。 (もっと読む)


【課題】フリップチップダイのみを用いて形成される積層パッケージを製造する簡単であり、かつ、高価でない方法を提供する。
【解決手段】スタックダイパッケージ(39)を形成する方法は、第1フリップチップダイ(16)をベースキャリア(12)の上に載置する工程と、第1フリップチップダイ(16)をベースキャリア(12)に電気的に接続する工程を含む。裏面同士が対向するように第2フリップチップダイ(18)を第1フリップチップダイ(16)に取着し、複数の絶縁ワイヤ(20)により第2フリップチップダイ(18)をベースキャリア(12)に電気的に接続する。第1、第2フリップチップダイと、ベースキャリアの1つの表面との上方に成形化合物(36)が形成される。 (もっと読む)


【課題】半導体素子を実装したTCPを小型化できるとともに、製造原価を上昇させることなく高品質の接続構造を提供する。
【解決手段】主面に複数の電極106、107を備えた半導体素子101と、両面に配線を備え、かつ開口部108を有するフィルム基板102とからなる半導体装置において、半導体素子101の複数の電極の一部がフィルム基板102の一方の面に形成された第1の配線とフィルム基板102の開口部108を貫通するワイヤ105によりボンディング接続された第1の接続構造と、半導体素子101の複数の電極の他部がフィルム基板102の他方の面に形成された第2の配線であるインナーリード104とバンプ109を介したボンディングにより接続された第2の接続構造を備えた構成とする。 (もっと読む)


中間コンタクトを有するマイクロ電子デバイス、および、中間コンタクトを備えたマイクロ電子デバイスをパッケージするための関連する方法が、ここで開示される。本発明の一実施形態に基づいて構成されたパッケージドマイクロ電子デバイスは、相互接続基板(420)に取り付けられたマイクロ電子ダイ(310)を含む。マイクロ電子ダイは、複数の端子に電気的に結合された集積回路を含む。端子のそれぞれは、個々のワイヤボンド(314)によって、ダイ上の対応する第1のコンタクトに電気的に結合される。ダイ上の第1のコンタクトのそれぞれは、はんだボール(580)のような導電性カップラーによって、相互接続基板上の対応する第2のコンタクト(422)に電気的に結合される。 (もっと読む)


【課題】 様々な回路基板の形態に柔軟に対応可能な電子デバイスの実装方法及び実装構造を提供する。
【解決手段】 本発明の実装方法は、配線パターンを有する基板20に電子デバイス10を実装する方法であって、電子デバイス10の一面側の端子部と基板20の配線パターンとを電気的に接続するための接続部34,35について、一部を液滴吐出法を用いて形成し、他部を他の手法を用いて形成する。 (もっと読む)


【課題】 半導体装置の組み立てにおいてワイヤボンディングの接続信頼性の向上を図る。
【解決手段】 パッケージ基板5の主面5aにソルダレジスト膜5hの表面より凹んだ溝部5dが形成され、この溝部5dが半導体チップ1の内側から外側にまたがるように半導体チップ1を配置し、その後、半導体チップ1を押圧してフリップチップ接続することにより、半導体チップ1の下部からはみ出ようとするNCP7を溝部5dに流れ込ませてNCP7のはみ出し量を低減することができ、その結果、NCP7はチップ搭載領域の外側に配置されたワイヤ接続用端子まで到達しないため、ワイヤ接続用端子にNCP7が付着することを防止でき、半導体装置におけるワイヤボンディングの接続信頼性を向上できる。 (もっと読む)


【課題】 半導体装置の組み立てにおいてフリップチップ接続の信頼性の向上を図る。
【解決手段】 パッケージ基板5において複数のフリップチップ用端子5eの列の端部にダミー端子5dが設けられていることにより、フラックスや半田の流れをダミー端子5dによって抑制して複数のフリップチップ用端子5e上に半田層4を形成することができ、これにより、フリップチップ用端子5eに近接して設けられたワイヤ接続用端子5fに半田を付着させることなく、各フリップチップ用端子5e上に形成する半田層4の厚さを十分に確保することができ、その結果、フリップチップ接続の信頼性の向上を図ることができる。 (もっと読む)


【課題】 チップ間を樹脂封止することができる補強バンプ構造を備え、信頼性の高い半導体チップを提供する。
【解決手段】 子チップ101および親チップにおいては、子バンプ102が設けられた領域と子チップ101の周縁部との間に封止樹脂104の流路を設けることにより、封止樹脂の流入速度をほぼ均一にすることができる。このため、封止樹脂104内におけるボイドの発生を抑制することができる。 (もっと読む)


【課題】 外部接続端子を効率良く配置し、高周波特性を維持でき、小型化が可能なチップ状電子部品、その製造方法及び実装構造を提供すること。
【解決手段】半導体チップ101の電極パッド113と、フリップチップ接続端子108と、外部接続端子104とを有し、半導体チップ101の電極パッド113がフリップチップ接続端子108にフリップチップ接続され、フリップチップ接続端子108と外部接続端子104とが金属ワイヤー103によって電気的に接続されている半導体パッケージ109。 (もっと読む)


21 - 33 / 33