【課題】アンダーフィル又は接着剤によって隣接する回路素子を汚染することなく、隣接する回路素子を物理的にできる限り近づけて配置できるようにするエレクトロニクスアセンブリを製造するための方法を提供する。
【解決手段】基板１２上に液体障壁３０を形成することと、液体障壁の一方の側に第１の回路素子２２を配置することと、液体障壁の反対側に第２の回路素子２４を配置する。液体４４が第１の回路素子に塗布される。第１の回路素子と第２の回路素子との間の間隔を最小にすることができるように、液体障壁を用いて、第１の回路素子に塗布された液体が第２の回路素子を汚染するのを防ぐ。 （もっと読む）

【課題】加熱したチップの温度低下を抑制して温度バラツキを最小限に抑えることにより、接合不良なくチップを基板に実装することができるチップ加熱ヘッドを提供する。
【解決手段】チップ加熱ヒータ部５を、チップ７を加熱する熱源となるヒータ本体１０と、ヒータ本体１０により加熱されて真空吸着等でチップ７を把持するコレット１１とから構成する。ヒータ本体１０からチップ７への伝熱方向において、チップ７のチップ中央部とチップ外周部とでコレット１１とチップ７との接触密度が異なるように構成されている。具体的には、チップ７の中央部にコレット１１がチップ７と接触する接触部を設け、チップ７の外周部にコレット１１がチップと接触しない非接触部を設ける。これによって、チップ７の温度分布を均一にして、半田未溶融やボイド残留などの接合不良を発生させることなく、チップ７を基板へ実装することができる。 （もっと読む）

【課題】開口部の形成工程（現像・露光工程）における再配線層の浸食等を低コストで抑制することを可能にした半導体装置の製造方法を提供する。
【解決手段】実施形態においては、電極パッド２１と再配線層２２とを有する半導体チップ上に感光性絶縁樹脂層２３を形成する。半田バンプの形成位置を強露光すると共に、ワイヤボンディング部を弱露光するように、感光性絶縁樹脂層２３を露光した後に現像処理し、半田バンプの形成位置に開口部２５を形成すると共に、ワイヤボンディング部に感光性絶縁樹脂層２３を残存させつつ凹部３１を形成する。開口部２５に半田バンプ３６を形成した後、凹部３１内に残存させた感光性絶縁樹脂層２３を除去し、ワイヤボンディング部における電極パッド２１の表面を露出させる。 （もっと読む）

【課題】半導体素子の破損を抑制すること。
【解決手段】上面に凹部１８を備える基板１０の前記凹部１８内に第１半導体素子３０を実装する工程と、前記第１半導体素子３０の上面上に弾性体４０を配置する工程と、第２半導体素子５０の下面が前記弾性体４０の上面に接するように前記第２半導体素子５０の上面に荷重をかけて前記第２半導体素子５０を前記基板１０に接合する工程と、を含む半導体装置の製造方法。 （もっと読む）

【課題】着用した際の異物感を最小限に抑えると共に、生産性が向上した布製半導体素子のパッケージ、その布製半導体素子のパッケージの製造方法を提供する。
【解決手段】布製半導体素子のパッケージは、織布と、前記織布上に導電材をパターニングして形成された第１リード部と、を有する布製印刷回路基板と、前記布製印刷回路基板のリード部に接続された電極部を有する半導体素子と、前記布製印刷回路基板と、前記半導体素子とを密封する成形部（molding）と、を含む。前記第１リード部は、前記第１リード部の端部において別の布製半導体素子と電気的に接続された導電性繊維によって前記織布とともに縫合されることにより、あるいは、前記第１リード部は、前記第１リード部の端部において別の布製半導体素子と電気的に接続された布製印刷回路基板の第２リード部と前記織布と共に縫合されることにより、前記別の布製半導体素子と電気的に接続されている。 （もっと読む）

【課題】半導体素子とパッケージとの線膨張係数差に起因して半導体素子の機能部に生じる応力を低減でき、且つ、アウトガスの発生を防止できる半導体素子の実装構造を提供する。
【解決手段】シリコン基板の主表面側に機能部１２を形成した半導体素子１が、シリコン基板の裏面側をパッケージ２の実装面２２側として配置され、シリコン基板の裏面に直接接合されたＡｕバンプ３を介してパッケージ２の実装面２２に接合され、シリコン基板の主表面側のパッド１４がボンディングワイヤ４を介してパッケージ２の導体パターン２３と電気的に接続されている。 （もっと読む）

【課題】電源端子及びグランド端子をより少なくして、信号端子をより多く備えることができる半導体装置を提供する。
【解決手段】複数の第１電極パッド１１を第１面に有する半導体チップ１０と、第１面上で、複数の第１電極パッド１１の各々と接触し、複数の第１電極パッド１１の各々を電気的に接続する第１配線テープ２０とを具備する。 （もっと読む）

【課題】半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続するための接着剤を提供する。
【解決手段】半導体チップ１０及び配線回路基板２０のそれぞれの接続部１５が互いに電気的に接続された半導体装置１００、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置において、接続部を封止する接着剤組成物を、重量平均分子量が１００００以上の高分子成分と、エポキシ樹脂と、硬化剤と、アミン系表面処理フィラーとを含有する接着剤組成物とした。 （もっと読む）

【課題】素子面積を小さくしたＭＥＭＳ素子などの電子デバイスを組み込んだ半導体装置及びその製造方法を提供する。
【解決手段】機能素子本体の両面に機能部材が露出するようにして面積を小さくした機能素子をフリップチップ実装するに際し、機能素子本体に第１実装用基板を接合し、その第１実装用基板ごとボンディングツールで吸着して、回路基板へのフリップチップ実装する。また、機能素子本体の両面に空間部を形成する。 （もっと読む）

【課題】基板の表裏を導通する導通部における電気特性を向上した貫通電極基板及びそれを用いた半導体装置を提供すること。
【解決手段】本発明の貫通電極基板１００は、表裏を貫通する貫通孔１０４を有する基板１０２と、貫通孔１０４内に充填される金属材料を含む導通部１０６と、を備え、導通部１０６は、面積重み付けした平均結晶粒径が１３μｍ以上の金属材料を少なくとも含む。また、導通部１０６は、結晶粒径が２９μｍ以上の金属材料を含む。 （もっと読む）

【課題】簡単な構成でワイヤボンディング接続及びフリップチップ接続の双方に対応可能な電子部品用の実装基板を提供する。
【解決手段】この電子部品用の実装基板１０では、第２配線部１６が、基板１１の表裏方向について反転した位置関係にある第１電極パッド１３と第２電極パッド１４とを接続している。このため、ワイヤボンディング接続で接続する場合と、フリップチップ接続で接続する場合とで電子部品１の実装面２ａが実装基板１０に対して反転しても、電子部品１側の端子電極３の配列や実装基板１０側の外部電極１２の配列を変えずに、電子部品側の端子電極３と実装基板１０側の外部電極１２とを同一に対応付けることができる。また、上記の構成は、第２配線部１６のパターニングによって実現でき、基板１１や外部電極１２の構造に変更を加える必要がないので、構成の複雑化も回避できる。 （もっと読む）

【課題】テスト用電極パッドを設けることなく、電極パッドと該電極パッドの上に設ける金属ボール又は金属突起との合金化を確実に図れるようにする。
【解決手段】半導体装置は、第１の半導体チップ２と、該第１の半導体チップ２の上にその少なくとも１つの側面から内側に間隔をおいて、且つ素子形成面を上にして固着された第２の半導体チップ３とを有している。第１の半導体チップ２は、第２の半導体チップ３の側面に沿って形成された複数の内側電極パッド７を有し、該内側電極パッド７の上には金属からなるバンプ９が形成されている。第２の半導体チップ３は、素子形成面に形成された複数の電極パッド１０を有し、各電極パッド１０と各内側電極パッド７上のバンプ９とはそれぞれワイヤ１１により接続され、内側電極パッド７は平面長方形状を有している。 （もっと読む）

【課題】半導体チップ上に積層された半導体チップの放熱を改善することが可能な半導体装置を提供する。
【解決手段】周辺部に接続パッド２２を有するパッケージ基板２１、上面の周辺部に形成された接続パッド１２、及び上面の接続パッド１２より内側に形成され、接続パッド１２に接続された接続パッド１３を有し、下面をパッケージ基板２１に固定された半導体チップ１１、下面の最も外側の周辺部を取り巻く１列が、電源または接地に接続された接続パッド１６を有し、下面の接続パッド１６の列より内側に、信号線に接続された接続パッド１７を有し、接続パッド１６及び接続パッド１７が半田バンプ２５を介して対応する位置の接続パッド１３に電気的に接続且つ固定された半導体チップ１５、並びに、接続パッド１６が半田バンプ２５及び接続パッド１３を経由して接続された接続パッド１２と、接続パッド２２とを電気的に接続する金属細線２７を備える。 （もっと読む）

【課題】半導体素子の実装方法の違いによるコストアップを抑制する。
【解決手段】半導体素子１０は、集積回路を有する基板１１と、集積回路に対して同じ接続機能を有する電極として、基板１１の同一主面１１ａ上に、ワイヤー接続用電極１ｂ、２ｂ、３ｂ及び４ｂ及びバンプ接続用電極１ａ、２ａ、３ａ及び４ａを備える。 （もっと読む）

【課題】リードの幅や厚みの変更を伴うことなく、１つの半導体素子に接続できるリードの配線本数を増加できる高密度ＴＣＰおよび製造方法を提供する。
【解決手段】フレキシブルなベース基材１１と、ベース基材１１のデバイスホール１５の内部に突出するフライングリード１２ａを有する導体パターン１２と、実装面１４ａを上向けにしてデバイスホール１５に配置する半導体素子１４とを備え、半導体素子１４の実装面１４ａの上にバンプ１３でフライングリード１２ａを接続するとともに、半導体素子１４の実装面１４ａのボンディングパット１６とベース基材１１の上のボンディングパット１７とをワイヤーボンディングした。 （もっと読む）

【課題】より小型、薄型化された半導体デバイス積層体構造の実現。
【解決手段】最上段の半導体チップ２ｄのパッド４ｄをベース基板１側になるように配置し、機能部品７を実装したフレキシブル基板５で半導体チップ２ｄのパッド４ｄとベース基板１の電極８ｄを接続することにより、より小型、薄型化された半導体デバイス積層体構造を実現することができる。さらに、フレキシブル基板５の代わりに、中継基板２５を用いることができる。さらに、小型、薄型化された半導体デバイス積層体構造を実現することができる。 （もっと読む）

【課題】積層配置される半導体素子に於ける突出部に対して、ワイヤボンディング時に生じる撓みを抑制するとともに、半導体装置として大形化を招くことのない支持部材を有する、半導体装置及びその製造方法を提供することを目的とする。
【解決手段】上記の課題を解決するため、本発明によって提供される半導体装置は、電極端子が配設された支持基体と、支持基体上に搭載された中間部材と、一部が中間部材により支持されて、支持基体上に配設された半導体素子と、半導体素子の電極端子に対応して、支持基体上あるいは前記中間部材上に配設された凸状部材とを具備し、半導体素子の電極端子と前記支持基体上の電極端子が、ボンディングワイヤにより接続されてなることを特徴とする。 （もっと読む）

【課題】半導体パッケージ用プリント基板の表面処理作業において、各パッドの鍍金の際、マスキング作業をすべて省略するか最小化することで、工程を簡素化するとともに実装信頼性を向上させる、半導体パッケージ用プリント基板の製造方法を提供する。
【解決手段】ワイヤーボンディング用パッドとＳＭＤ実装用パッドを含む、一定の回路パターンが形成されたパッケージ用プリント基板を提供し、前記プリント基板のワイヤーボンディング用パッド及びＳＭＤ実装用パッドを除いた部分にソルダレジスト層を形成し、無電解ニケル鍍金及び無電解金鍍金によって、前記ワイヤーボンディング用パッド及びＳＭＤ実装用パッドに無電解ニッケル／金鍍金層を形成し、電解金鍍金によって、前記ＳＭＤ実装用パッドのＥＮＩＧ層のうち、鍍金引入線が連結された一部ＥＮＩＧ層とワイヤーボンディング用パッドのＥＮＩＧ層に電解金鍍金層を形成する。 （もっと読む）

【課題】 ワイヤ接合部及びはんだ接合部を形成する方法を提供すること。
【解決手段】 一実施形態において、この方法は、ワイヤ接合部のためのワイヤ接合金属領域及びはんだ接合部のためのはんだ接合金属領域を含む構造体を準備するステップであって、両領域がシリコン酸化物層の上のシリコン窒化物層で覆われたステップと、ワイヤ接合金属領域の上のシリコン酸化物層に至る第１の開口部と、はんだ接合金属領域を露出する第２の開口部とを材料内に形成するステップと、ワイヤ接合金属領域が覆われた状態を保ちながら、はんだ接合金属領域に対するはんだ接合部を形成するステップと、シリコン酸化物層をワイヤ接合金属領域に至るまで除去するステップを含む、ワイヤ接合金属領域を露出させるステップと、ワイヤ接合金属領域に対するワイヤ接合部を形成するステップとを含む。ワイヤ接合部及びはんだ接合部は、必要に応じて、単一のマルチパート・ウェハ（ＭＰＷ）上又は単一チップ上でアクセス可能にすることができ、実質的に同時に形成することができる。 （もっと読む）

【課題】半導体チップの一つの電極を複数の端子又は電極に電気的に接続した半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、半導体チップ１をフレーム４の上にフリップチップにより接続した半導体装置であって、前記フレームの上又は上方に形成された端子３ａ及び端子と、前記端子３ａと前記端子が電気的に接続され、前記端子３ａに第１ボンディング点が形成され、前記端子に第２ボンディング点が形成されたボンディングワイヤ５と、前記半導体チップ１の能動面に形成されたバンプ２と、を具備し、前記第１ボンディング点には前記ボンディングワイヤ５の一部からなる凸部５ａが形成されており、前記バンプ２は前記凸部５ａに接合されていることを特徴とする。 （もっと読む）