説明

Fターム[5F044RR18]の内容

ボンディング (23,044) | ワイヤレスボンディング関連事項 (2,154) | 容器・封止 (1,675) | 封止構造 (460)

Fターム[5F044RR18]に分類される特許

41 - 60 / 460


【課題】バンプの潰れすぎによる導通不良〔ショート(短絡)〕を防ぎつつ、接着性が良好な半導体素子の実装方法、及び該半導体素子の実装方法により得られる実装体の提供。
【解決手段】バンプが形成された半導体素子の前記バンプを有する面上に、硬化した第一の絶縁性樹脂層と、未硬化の第二の絶縁性樹脂層とをこの順に積層した積層物を作製する積層物作製工程と、電極を有する基板上に、前記基板の前記電極を有する面が前記第二の絶縁性樹脂層に対向するように前記積層物を配置する配置工程と、前記半導体素子を加熱及び押圧し、前記第二の絶縁性樹脂層を硬化させるとともに、前記バンプと前記基板の前記電極とを電気的に接続する接続工程と、を含む半導体素子の実装方法である。 (もっと読む)


【課題】半導体素子を作製する方法を提供する。
【解決手段】半導体ダイの表面上に形成された複数の複合バンプを有する、半導体ダイを提供するステップであって、前記複合バンプは、可融性部分および非可融性部分を有する、ステップと、基板を提供するステップと、エスケープルーティング密度を増加させるための平面図から、伝導性トレースと平行な縁を有する相互接続部位を伴って前記基板上に複数の伝導性トレースを形成するステップであって、前記複合バンプは、前記相互接続部位よりも幅広い、ステップと、前記可融性部分が前記相互接続部位の頂面および側面を覆うように、前記複合バンプの前記可融性部分を前記相互接続部位に接着するステップと、前記半導体ダイと基板との間で前記複合バンプの周囲に封入材を堆積させるステップとを含む、半導体素子を作製する方法。 (もっと読む)


【課題】電子デバイスを電子デバイス搭載部材に容易に搭載することができ、電子デバイス接続端子と電子デバイス搭載パッドとを電気的に接続させることができる生産性のよいモジュールを提供する。
【解決手段】電子デバイス搭載パッドを有する電子デバイス搭載部材基板部と第一の電子デバイス搭載部材凹部空間を形成する第一の電子デバイス搭載部材枠部と第二の電子デバイス搭載部材凹部空間を形成する第二の電子デバイス搭載部材枠部とからなる電子デバイス搭載部材と、蓋部材基板部と蓋部材凹部空間を形成する蓋部材枠部と蓋部材枠部に設けられている蓋部材鍔部とを備えている蓋部材と、電子デバイス接続端子を有する電子デバイスと、からなり、蓋部材凹部空間内に電子デバイスが配置され、電子デバイス搭載部材基板部と第二の電子デバイス搭載部材枠部とで挟まれている空間内に蓋部材鍔部が収納されていることを特徴とする。 (もっと読む)


【課題】半導体素子を作製する方法を提供する。
【解決手段】主に半導体ダイの周辺領域中に位置する信号パッドと、主に前記信号パッドから半導体ダイの内部領域中に位置する電力パッドおよび接地パッドとを伴う、ダイパッドレイアウトを有する半導体ダイを提供するステップと、前記信号パッド、電力パッド、および接地パッド上に複数のバンプを形成するステップと、基板を提供するステップと、前記基板上に相互接続部位を伴う複数の伝導性トレースを形成するステップであって、前記バンプは、相互接続部位よりも幅広い、ステップと、前記バンプが前記相互接続部位の頂面および側面を覆うように、前記バンプを前記相互接続部位に接着するステップと、前記半導体ダイと基板との間で前記バンプの周囲に封入材を堆積させるステップとを含む、半導体素子を作製する方法。 (もっと読む)


【課題】 絶縁層から突出する電極からなるパッドを備えながら、信頼性の高い半導体装置を提供する。
【解決手段】 最下層の第1導体パターン58と外部基板接続用のパッド60Pを形成する電極体60との間に、第1絶縁層50が介在しているので、第1導体パターン58とパッド60Pとの間で短絡が発生し難い。また、パッド60Pを構成する電極体60の露出部分に対して、外部基板への実装の際に応力が加わっても、該電極体60は露出部分以外は第1絶縁層50により保護が図られるので、電極体60にクラック等が生じ難い。 (もっと読む)


【課題】熱収縮による応力を低減することが可能な半導体装置を提供する。
【解決手段】多層基板2と、多層基板2に配置された半導体チップ1と、多層基板2と半導体チップ1を接続する複数の金属バンプ4と、半導体チップ1及び多層基板2の間に設けられ、封止樹脂3によって形成された封止樹脂層10とを備え、封止樹脂層10には、複数の柱状の空洞5が形成され、複数の空洞5の体積は、封止樹脂層10の体積の半分以上である、半導体装置である。 (もっと読む)


【課題】フィラーを含む接着剤を用いた場合であっても、フィラーや樹脂が半田バンプとパッド電極との間に挟まることなく、良好な接続が得られる半導体装置の製造方法を提供する。
【解決手段】バンプ4を有する第1の回路部材1と、パッド電極5を有する第2の回路部材6の間に絶縁性樹脂組成物3を介在させた状態で、加熱および加圧により前記第1の回路部材のバンプと前記第2の回路部材のパッド電極とを電気的に接続する半導体装置の製造方法であって、前記バンプが下式(1)を満たすことを特徴とする半導体装置の製造方法。t1−t2>0.1r(1)t1:最頂部のバンプ高さt2:最頂部からバンプ半径rの1/2離れた位置のバンプ高さr:バンプ半径 (もっと読む)


【課題】生産性に優れ、半導体基板と配線基板との機械的な接続の安定性を向上することができるとともに、半導体基板の電極と配線基板の配線との電気的な接続の安定性を向上することができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】第1の絶縁性接着材が極性の異なる電極間の半導体基板の表面領域と隣り合う配線間の絶縁性基材の表面領域との間に配置され、第2の絶縁性接着材が第1の絶縁性接着材と導電性接着材との間に配置されており、第1の絶縁性接着材は、第1の硬化状態となった後に軟化状態となってその後第2の硬化状態となる性質を有し、第1の絶縁性接着材が第2の硬化状態となるまで第1の絶縁性接着材の粘度を第2の絶縁性接着材の粘度よりも高くして製造される半導体装置とその製造方法である。 (もっと読む)


【課題】層間絶縁膜(特に、低誘電率絶縁膜)が剥離することを防止すると共に、封止樹脂がチップの裏面上に這い上がることを防止する。
【解決手段】半導体装置は、基板10と、基板10上に形成された層間絶縁膜11と、層間絶縁膜11上に形成されたパッドとを有するチップ12と、ランドを有し、パッドとランドとが対向するように配置された実装基板14と、パッドとランドとを電気的に接続するバンプ15と、チップ12と実装基板14との間に充填される封止樹脂16とを備えている。チップ12の側面は、下部領域17aと、上部領域17cと、下部領域17aと上部領域17cとの間に位置する中央領域17bとを有している。上部領域17cは、層間絶縁膜11の側面を含む。中央領域17bの粗度は、下部領域17aの粗度及び上部領域17cの粗度よりも小さい。 (もっと読む)


【課題】ICチップの接続用端子と導体パターンとがソルダーレジストに形成された開口部に敷設される半田を介して電気接続され、ソルダーレジストとICチップ間の隙間で電気接続部以外がアンダーフィルによって充填された実装基板において、短時間でアンダーフィルを充填するとともに、ボイドの発生を抑制し、信頼性を向上させた実装基板を提供する。
【解決手段】アンダーフィル7によって被覆されるソルダーレジスト6r部分が接続用開口部の設置ピッチよりも狭い幅の溝9aを備えており、これらの溝9aが、各接続用開口部間にストライプ状に縫うように、あるいは開口部を格子状、多角形形状、円形状、楕円形状で囲うように、あるいは波状に縫うように形成され、その断面形状がU字型、V字型、矩型のいずれかである実装基板である。 (もっと読む)


【課題】フレキシブル配線基板を折り曲げることで裏面電極を形成する半導体装置のコプラナリティを高くして、電極の相対的位置精度を向上させることができる、接続信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】複数のLSIチップC1〜C3が搭載されたフレキシブル配線基板10と、該フレキシブル配線基板10上の複数のLSIチップC1〜C3を覆うように設けられた複数の支持体20〜22と、該支持体支持体20〜22の周囲で該支持体20〜22を包むように前記フレキシブル配線基板10が折り曲げられた状態で、前記フレキシブル配線基板10の上面及び下面に配置された外部端子13と、を有し、前記支持体20〜22は、前記フレキシブル配線基板10を折り曲げた際に、裏面20A〜22A同士が互いに接触した状態で、接着層11により結合されることを特徴とする。 (もっと読む)


【課題】 先供給型封止剤として塗布した後、半導体チップを載せるまで、先供給型封止剤が塗布後の形状を保持し、かつ短時間での硬化が可能で、さらに硬化後には、PCT試験での耐湿信頼性に優れたエポキシ樹脂組成物を提供することである。
【解決手段】 (A)エポキシ樹脂、(B)硬化剤、(C)硬化促進剤、(D)形状保持剤、および(E)揺変剤を含むことを特徴とする、エポキシ樹脂組成物であり、好ましくは、(D)成分が、シロキサン系形状保持剤である。 (もっと読む)


【課題】半田付けと補強樹脂の熱硬化を同一の加熱工程で行うに際しての、補強樹脂の硬化時の熱収縮の影響を小さく抑えることができる電子部品の実装構造体を提供する。
【解決手段】プリント基板2と、プリント基板2上に半田ボール3を介して実装された平面形状が正方形状の電子部品4と、プリント基板2と電子部品4との両方に跨って塗布形成された補強樹脂5とを備えた電子部品の実装構造体1である。電子部品4の上面の法線方向から見た場合に、補強樹脂5は、電子部品4の上面の各角部を起点として各辺に沿って時計回りに隣の角部に到達しない長さで塗布形成されている。 (もっと読む)


【課題】耐落下衝撃性に優れる半導体パッケージを提供する。
【解決手段】絶縁樹脂を含むコア層9を有するパッケージ基板7、該パッケージ基板に搭載され、周囲を封止材6により封止された少なくとも1つの半導体素子5、及び、該パッケージ基板をマザーボード2に接続するための接続用電極としてのはんだバンプ4を有する半導体パッケージ1において、該絶縁樹脂の下記式(1)で表される特性値Aが1.4MPa以下である半導体パッケージ。


T1:封止温度(℃)、T2:はんだバンプの融点(℃)、ET2:はんだバンプの融点における絶縁樹脂の弾性率(MPa)、α(T):T℃のときの絶縁樹脂の熱膨張係数(℃-1(もっと読む)


【課題】優れた接続信頼性及び透明性を有するエポキシ樹脂組成物及びそれを用いた接合体の製造方法、並びに接合体を提供する。
【解決手段】ノボラック型フェノール系硬化剤と、ジメチルアクリルアミドとヒドロキシエチルメタクリレートとを含む共重合体からなるアクリルエラストマーと、エポキシ樹脂と、エポキシ樹脂100質量部に対して5質量部以上20質量部未満配合された無機フィラーとを含有するエポキシ樹脂組成物2をプリント基板1上にシート状に貼付する貼付工程と、エポキシ樹脂組成物2上に半導体チップ3及びコンデンサ4a〜4dを仮搭載する仮搭載工程と、半導体チップ3及びコンデンサ4a〜4dを熱圧着ヘッド20により押圧し、半導体チップ3及びコンデンサ4a〜4dを本圧着させる本圧着工程とを有する。 (もっと読む)


【課題】 アンダーフィル材が受ける熱応力を低下させて、半導体装置の信頼性を向上すること。
【解決手段】 複数の辺部及び複数の角部を含む輪郭の実装面を備える電子部品と、前記電子部品の実装面に対向する被実装面を備え、前記電子部品の角部に対向する位置に凹部が形成された回路基板と、前記電子部品及び前記回路基板間に設けられ、前記回路基板と前記電子部品とを電気的に接続する接続部と、前記凹部に埋め込まれ、前記電子部品及び前記回路基板よりも剛性が低い第1の部材と、前記電子部品及び前記回路基板間に設けられ、前記電子部品及び前記回路基板よりも剛性が低い第2の部材と、を備える電子装置。 (もっと読む)


【課題】半導体チップが基板にフリップチップ実装されて構成された半導体装置において、搭載された素子の特性の変動量を均一にすることが可能な半導体装置を提供する。
【解決手段】上面31と、底面の中央部である第1の底面32と、底面の外周端部である第2の底面33とを有する半導体チップ3と、第1の底面32に形成された外部接続電極4とを備え、上面31から第2の底面33までの距離は、上面31から第1の底面32までの距離よりも短く、上面31から半導体チップ3の外周の一辺の中央における第2の底面33までの距離は、上面31から半導体チップ3の外周の一辺の端における第2の底面33までの距離よりも短い。 (もっと読む)


【課題】電子部品及び基板に応じてアンダーフィルの線膨張係数の最適化を図り、耐衝撃性の向上だけでなく熱疲労等による接合部の不良発生を低減することができる電子部品の実装構造及び実装方法を提供する。
【解決手段】LSIパッケージ1と基板2との接合部に形成されたアンダーフィル3に中央領域35と各辺に沿って4等分した領域に複数の周辺領域31〜34が設定され、これら各領域31〜35が互いに異なる方向に揃えて前記磁性体4を配向する。 (もっと読む)


【課題】モジュールの小型化のため、SMD部品と半導体チップの部品間隔を狭くし、両部品を効率よく混載実装することができる小面積の実装構造体の製造方法を提供する。
【解決手段】回路基板101の第一の電極部103に、SMD部品113の電極部114と接続させるための電極接合材105を形成する工程と、ICチップ107が搭載される領域に絶縁性樹脂110を供給する工程と、ICチップ107を絶縁性樹脂110が供給された領域に搭載すると共に、絶縁性樹脂110を外周囲に選択的に流し広げる工程と、SMD部品113を電極接合材105上に搭載する工程と、電極接合材105と絶縁性樹脂110とを一括して加熱する工程とを有する製造方法とする。 (もっと読む)


【課題】PoPパッケージの信頼性を向上する。
【解決手段】PoPパッケージ10は、主面32aとその反対の裏面32bとを有する半導体チップ32と、半導体チップ32が実装された基板31と、基板31に積み重ねられた基板51と、を備えている。基板31の基板51側に設けられた外部接続パッド35に、基板51の基板31側に設けられた外部接続バンプ53が接続されて、基板31と基板53との間にギャップGが形成されている。ギャップGには、主面32aを対向させて基板31に実装した半導体チップ32と、半導体チップ32の裏面32bに貼り付けられた絶縁性フィルム32とが設けられている。 (もっと読む)


41 - 60 / 460