【課題】アライメントマークが形成された基板を作製するにあたって、光によるアライメントマークの検出を可能としつつ、アライメントマークを形成する時間を短縮させる。
【解決手段】基板に対してアライメントマークを形成する際の基板作製方法において、前記基板を覆うようにレジスト層を形成する工程と、前記レジスト層にエネルギービームを照射することにより、所定のパターンの描画又は露光を行う露光工程と、前記描画又は露光されたレジスト層を現像し、凹凸からなるレジストパターンを形成するレジストパターン形成工程と、前記レジストパターン形成工程後、前記レジストパターンを有する部分における基板の少なくとも一部に対してウェットエッチングを行い、前記一部におけるレジストパターンの凹部よりも大きく、且つ、光を用いて検出可能な大きさを有するアライメントマークを前記基板上に形成するアライメントマーク形成工程と、を有する。 （もっと読む）

【課題】より視認が容易なアライメントマークを簡素な工程で形成することが可能な、半導体装置の製造方法を提供する。
【解決手段】半導体基板ＳＵＢの主表面上に、主表面に対して段差を有するパターンＭＫが形成される工程と、パターンＭＫ上に、半導体材料を含む第１の半導体層ＰＳ１が形成される工程と、第１の半導体層ＰＳ１上に、半導体材料を含む第２の半導体層ＰＳ２が形成される工程と、第２の半導体層ＰＳ２上にレジストパターンＲＳが形成される工程とを備えている。レジストパターンＲＳが形成される工程において、パターンＭＫが位置合わせマークとして用いられる。 （もっと読む）

【課題】透明導電部をパターン状に形成し、これに対応するようにパターン状の機能層を積層する際に、精度良くアライメントすることが可能なアライメントマーク付き基板を提供する。
【解決手段】基板１１と、上記基板１１上に形成され、表面に凹部状に形成されたアライメント用凹部１３を有するアライメントマーク層１２と、を有することを特徴とするアライメントマーク基板１０で、アライメントマーク層１２上に透明電極または透明半導体等の透明導電部２１を形成し、さらに透明導電部２１上に機能層２２を形成する際に、アライメント用凹部１３を基準とすることにより上記透明導電部２１が透明なものであっても正確にアライメントすることができる。 （もっと読む）

【課題】ワイドギャップ半導体基板の位置検出を、可視光を用いて高精度に行う。
【解決手段】一実施形態によれば、ナローギャップ半導体基板（例えばＳｉ基板２）の主面の所定の位置に彫り込み型のアライメントマーク４が形成されたナローギャップ半導体基板のその主面上にワイドギャップ半導体層（例えばＧａＮ層１９）をエピタキシャル成長したことにより、基板位置決め用のアライメントマークが予め埋め込まれているワイドギャップ半導体基板を提供する。 （もっと読む）

【課題】アライメントマーク形成工程時のエピタキシャル層の侵食を低減させる手段を提供すること。
【解決手段】異方性エッチングすることにより、アライメントマークの段差２１の側壁にのみ珪素系膜２２を形成する。段差２１の側壁に珪素系膜２２が形成されることにより、エピタキシャル層３０がアライメントマーク領域Ａ全体に積層された場合であっても、側壁においてエピタキシャル層３０の成長を抑制させることができ、段差２１は順テーパー形状を維持することが可能となる。 （もっと読む）

【課題】スーパジャンクション構造と後の工程との位置合わせをとる必要があるため、通常、スーパジャンクション構造の形成前に、半導体基板を掘り込んでリセス部を形成して、このリセス部等をアライメントマークとして使用する。そして、後のスーパジャンクション構造形成工程中に、このアライメントマークが損傷を受けないように、アライメントマーク上を酸化シリコン膜等の絶縁膜で被覆している。しかしながら、このようにしても、被覆酸化膜を貫通して、損傷がシリコン基板に至り、アライメントマークを破壊することがあることが、本願発明者等により、明らかにされた。
【解決手段】本願発明は、スーパジャンクション構造を有する半導体装置の製造方法において、スーパジャンクション構造と後の工程との位置合わせのためのアライメントマークを、スーパジャンクション構造の形成後に、作製するものである。 （もっと読む）

【課題】半導体基板のアライメントマークを繰り返し使用する。
【解決手段】ベース基板にアライメントマークを形成する段階と、アライメントマークを形成する段階の後に、ベース基板上のアライメントマークを含む領域に、結晶成長を阻害する阻害層を形成する段階と、アライメントマークの位置を基準とする開口を形成すべき位置を示す情報に基づいて、阻害層におけるアライメントマークが設けられていない領域に、ベース基板を露出する開口を形成する段階と、開口内に半導体結晶を成長させる段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】製造工程が増加したり複雑化したりすることなく、ＳｉＣ半導体基板とマスクとの位置合わせを高精度に行うことができるＳｉＣ半導体装置の製造方法を提供する。
【解決手段】アライメントマーク形成領域Ｒ１に、開口部の形状が、オフ方向に対して対称であり、かつオフ方向の最も下流側に位置する部分に頂点を有する多角形状とされており、アライメントマークとなるトレンチ１２を形成するトレンチ形成工程と、トレンチ形成工程を行った後、ＳｉＣ半導体基板１０に対して、エピタキシャル層１３を成長させるエピタキシャル層成長工程、または熱処理する熱処理工程の少なくともいずれか一方を行う工程と、エピタキシャル層成長工程または熱処理工程の少なくともいずれか一方の工程を行った後、アライメントマークを基準としたマスク合わせによってＳｉＣ半導体基板１０にマスクを配置する工程と、を含むＳｉＣ半導体装置の製造方法とする。 （もっと読む）

【課題】インプリント・リソグラフィによって基板上にパターンを形成するシステムを提供する。
【解決手段】インプリント・ヘッド３１００はインプリント・ヘッド支持体３９１０に取り付けられている。インプリント・ヘッド３９１０はインプリント・ヘッドが常に固定位置に留まるように取り付けられている。使用中、Ｘ−Ｙ面に沿ったすべての動きはモーション・ステージ３６００によって基板に対して実行される。システム３９００は硬化液を基板上に分配する液体分配システムも備える。液体分配システムは、インプリント・ヘッド３１００に結合される。インプリント・リソグラフィは液体を基板上に分配するプロセスである。テンプレートが液体に接触され、液体が硬化される。硬化した液体はテンプレート内に形成されるパターンのインプリントを含む。一実施形態では、基板上に予め形成された層に対するテンプレートの整列は散乱計測を用いて行われる。 （もっと読む）

【課題】リングゲートにサイドスペーサが形成されている場合においても小径のビアホールを形成可能とする半導体素子及びその製造方法を提供する。
【解決手段】半導体素子３０は、第１アライメントマーク２を有する半導体基板１と、半導体基板１上に形成されて中央開口部を有するリング状のゲート６と、ゲート６の内周面に形成されたサイドスペーサ８と、半導体基板１上に第１のアライメントマーク２，ゲート６，及びサイドスペーサ８を覆って形成されて第１アライメントマーク２に対応する位置に第２アライメントマーク１１を有する第１絶縁膜１０と、第１絶縁膜１０を貫通すると共にゲート６の中央開口部を通って半導体基板１に接続するコンタクト部１７と、第１絶縁膜１０上に第２アライメントマーク１１を覆って形成された第２絶縁膜１９と、コンタクト部１７に接続する配線層２３と、を備える。 （もっと読む）

【課題】半導体素子構造を構成する半導体層の成長用基板として、該半導体層と同種の半導体材料を用いる場合に、半導体層を成長した後の露光時に認識可能なアライメントマークを形成できるようにする。
【解決手段】アライメントマーク検出用光源に対して透明な材料からなる基板１０１の上に、該基板１０１と異なる屈折率を有する材料からなる第２のアライメントマーク１２０を形成する。続いて、基板１０１の上に、活性層１０５を含むＧａＮ系エピタキシャル層を第２のアライメントマーク１２０を埋め込むように成長する。続いて、第２のアライメントマーク１２０を参照しながら、ＧａＮ系エピタキシャル層に対する露光の位置合わせを行う。 （もっと読む）

【課題】アライメントマークを用いて基板とフォトマスクとの位置合わせを行う時の検出精度を向上させることができる位置検出方法を提供する。
【解決手段】内側が段差によって外側と区切られたアライメントマークが形成された基板上に、レジストを塗布し、基板にアライメント検出光を照射し、アライメントマークの内側の中央部と端部との、レジストの塗布膜厚の差異に起因する反射光の強度変化を観察することにより、アライメントマークの位置を検出する方法において、反射光の強度が、アライメントマークの内側の端部に比較してアライメントマークの内側の中央部の方が強くなる様に、レジストの塗布膜厚を調整する。 （もっと読む）

【課題】アラインメントコントラスト及び正確性を改善するための新しい解決策を提供する。
【解決手段】
アラインメントマーク配置は、基板上にある複数の互いに平行な第一ストライプを含み、各第一ストライプは第一サイズを有する第一アラインメントパターンと、第一アラインメントパターンの真上に設けられ、第一アラインメントパターンと重なる複数の互いに平行な第二ストライプを含み、各第二ストライプは、第一アラインメントパターンの各第一ストライプの第一サイズより大きい第二サイズを有する第二アラインメントパターンとを含む。 （もっと読む）

【課題】重ね合わせ測定の精度を向上できる重ね合わせ測定マークを提供する。
【解決手段】第１パターンと第２パターンの重ね合わせ測定のためのマークにおいて、プラグ用ホールの開口パターンからなる第１パターンが形成された層間絶縁膜に該プラグ用ホールと同時に形成された第１ホールの開口パターンからなる第１マークと、前記層間絶縁膜に第１ホールと同時に形成され、前記プラグ用ホールの開口サイズと同程度で且つ第１ホールの開口サイズより小さい開口サイズを有する第２ホールの開口パターンからなる第２マークと、前記層間絶縁膜上の導電膜上に形成されたレジスト膜をパターニングして第２パターンと同時に形成されたレジストパターンからなる第３マークを含む構成とする。 （もっと読む）

【課題】試料に形成された段差を有する基準マークのエッジラフネスの影響を受けることなく、基準マークの位置を再現性良く検出することが可能な荷電粒子ビーム描画方法、荷電粒子ビーム描画用の基準マークの位置検出方法及び荷電粒子ビーム描画装置を提供する。
【解決手段】ステージをＸＹ方向に動かして該ステージに載置された試料Ｍに形成された段差を有する基準マークＦＭ’に対して光てこ式の高さ測定器の投光光を走査し、その反射光の強度の変化を検出し、その反射光の強度が変化したときのステージのＸＹ位置を検出し、検出したＸＹ位置を基準マークＦＭ’の位置Ｃとして検出し、検出した基準マークＦＭ’の位置Ｃから試料Ｍに存在する位相欠陥Ｄの位置を特定し、特定した位相欠陥Ｄの位置との関係で描画位置を決定する。 （もっと読む）

【課題】シリコン単結晶基板の主裏面に欠陥がない埋込拡散シリコンエピタキシャルウェーハの製造方法を提供する。
【解決手段】シリコン単結晶基板１の主表面に積層された第１シリコンエピタキシャル層３にアライメントマーク７を形成する第１の工程と、アライメントマーク７が形成された第１のシリコンエピタキシャル層３に不純物拡散層１３ａ，２０ａを形成する第２の工程と、不純物拡散層１３ａ，２０ａが形成された第１のシリコンエピタキシャル層３の上に第２シリコンエピタキシャル層３ａを積層する第３の工程と、第２の工程と第３の工程を所定回数繰り返す第４の工程とを有する。そして、アライメントマーク７の形成終了時にシリコン単結晶基板１の主裏面側に形成されている主裏面側酸化膜４２をデフォーカス防止用酸化膜として、埋込拡散シリコンエピタキシャルウェーハ１００を製造する。 （もっと読む）

【課題】アライメント顕微鏡の撮像素子に写し出されるワークマークの見え方が異なったとしても、ワークマークを正しく検出することができるようにすること。
【解決手段】アライメント顕微鏡１０を使って、ワークＷの表面画像を受像し、ワークマークＷＡＭとして登録すべき見え方（形状や明暗や色調）の異なる複数のパターンを、ワークマークＷＡＭ１〜ｎとして制御部１１の記憶部１１ｂに登録する。ワークマークを検出する際には、このワークマークＷＡＭ１〜ｎを使って、検索領域内のパターンを検索し、比較・評価部１１ｃで、登録されているワークマークＷＡＭ１〜ｎと検索領域内のパターンとを比較して一致度のスコアを求め、スコアが例えば一定値を越えていると、このパターンをワークＷ上のワークマークＷＡＭと判定する。このワークマークＷＡＭを使って位置合わせ制御部１１ｅはマスクＭとワークＷの位置合せを行う。 （もっと読む）

【課題】基板の表裏に片面ずつリソグラフィパターンをパターニングするときに、基板の表裏両面で相互に正確に位置合わせされたリソグラフィパターンを設けるパターニング方法を提供する。
【解決手段】まず、ガラス基板２１の端に、ガラス基板２１の表面２１ａ，２１ｂに対して垂直な切り欠き２２を設ける。次に、アライメントマーク３３，３４が切り欠き２２に合致するように第１マスク３１をガラス基板２１に位置合わせして配置し、ガラス基板２１のオモテ面２１ａに第１マスクパターン３２に応じたリソグラフィパターンをパターニングする。そして、ガラス基板２１を裏返し、ウラ面２１ｂを上方に露呈させ、アライメントマーク４３，４４が切り欠き２２に合致するように第２マスク３２をガラス基板２１に位置合わせして配置し、ガラス基板２１のウラ面２１ｂに第２マスクパターン４２に応じたリソグラフィパターンをパターニングする。 （もっと読む）

【課題】 従来の半導体装置の製造方法では、製造工程を煩雑とせず、遮光性の膜に対するアライメントマークを形成することが困難であるという問題があった。
【解決手段】 本発明の半導体装置の製造方法では、基板３、エピタキシャル層４に溝部９、分離用トレンチ１６を形成する工程を利用し、スクライブライン領域２にアライメントマーク形成用の溝部１５を形成する。溝部１５内には、ＨＴＯ膜１９、多結晶シリコン膜２０を堆積し、加工することで、アライメントマークとしての凹部２４、２５を形成する。この製造方法により、製造工程を簡略化し、アライメントマークを形成できる。 （もっと読む）

【課題】アライメント精度を高める。
【解決手段】半導体装置１００は、基板１０２と、基板１０２上に形成され、金属膜により構成されたアライメントマーク１１０と、アライメントマーク１１０上に形成され、アライメントマーク１１０の表面全体を覆うカバー絶縁膜１０４と、カバー絶縁膜１０４上に形成され、平面視において、アライメントマーク１１０上で開口するとともに端面１０８ａがアライメントマーク１１０の端面１１０ａと一致する開口部１０８が形成されたポリイミド膜１０６とを含む。 （もっと読む）