【課題】トレンチ構造のＭＯＳ半導体装置の寿命を短時間に判定する方法を提供する。
【解決手段】Ｎ−Ｓｉ基板１２表面部のメイン素子１００の近傍に、センス素子２００を形成する。センス素子２００のゲート酸化膜１４は、トレンチの開口サイズを小さく、あるいはトレンチ密度を大きくすることでメイン素子１００のゲート酸化膜１４よりも薄く設定する。センス素子２００に加速試験を実行して寿命を検出し、検量線を用いてメイン素子１００の寿命を予測する。 （もっと読む）

【課題】ＴＬＰＭと保護素子を集積すること。ＴＬＰＭとともに保護素子を作製すること。
【解決手段】複数のトレンチ５により、ｐ型半導体基板１上のｎ型ウェル領域２ａの表面層を、第１メサ領域３３、第２メサ領域３４および第３メサ領域３５に分割する。第１メサ領域３３、第２メサ領域３４および第３メサ領域３５に、それぞれｎ型ソース領域７、ｎ型ドレイン領域６およびｐ型コレクタ領域４ｂを設ける。ｎ型ウェル領域２ａ内で、トレンチ５の底面にｎ型拡張ドレイン領域３ａ，３ｂを設ける。ｎ型ソース領域７とｎ型拡張ドレイン領域３ｂの間にｐ型チャネル領域４ａを設ける。このような構造により、コレクタ電極９ｂとソース電極１０の間に、ｐ型コレクタ領域４ｂと、ｎ型ウェル領域２ａおよびｎ型拡張ドレイン領域３ｂと、ｐ型チャネル領域４ａと、ｎ型ソース領域７からなるＰＮＰＮサイリスタ構造の保護素子を設ける。 （もっと読む）

【課題】半導体装置の微細化の進展に拘わらず、ＥＳＤ耐量を高く保つことができる半導体装置を提供する。
【解決手段】ｎ型ドレイン層１５に隣接し且つドレイン電極２０によりドレイン層１５と電気的に短絡されるように形成され静電放電時にＥＳＤ保護素子の一部として機能するｐ型の半導体層１７が形成される。ｐ型半導体層１７とドレイン層１５とは、動作電流の方向とは交差する方向に並ぶように配列される。 （もっと読む）

【課題】 半導体集積回路装置（ＣＭＯＳ等）と微小機械とを半導体基板上にモノリシックに集積化した集積化ＭＥＭＳの製造技術において、半導体集積回路装置の通常の製造技術とは異なる特別な工程を使用することなく集積化ＭＥＭＳを製造できる技術を提供する。
【解決手段】 ＣＭＯＳ集積回路プロセスを使用して、集積回路とともにＭＥＭＳ構造体を形成する。例えば、加速度センサを形成する場合には、可動錘１０９、弾性梁１１０および固定梁１１１よりなる構造体をＣＭＯＳの配線形成技術を使って形成する。その後、ＣＭＯＳプロセスで層間絶縁膜１１２などをエッチングして空洞部１１５を形成する。そして、エッチングに使用した微細孔１１３を絶縁膜で封止する。 （もっと読む）

【課題】正極性と負極性のＥＳＤに対するトリガー電圧を任意に設定できるようにする。
【解決手段】コレクタ電極が共通に接続され、エミッタ電極が半導体集積回路の端子１ｑ，１ｒに接続されるＮＰＮトランジスタ１，３と、ベース電極がＮＰＮトランジスタ１，３のコレクタ電極接続端に接続され、双方向のエミッタ電極がＮＰＮトランジスタ１，３の対応するベース電極に接続されるとともに、抵抗素子Ｒ１，Ｒ２を介してＮＰＮトランジスタ１，３の対応するエミッタ電極に接続されるＰＮＰトランジスタ２とを備える形で半導体集積回路の製造プロセスで出現する横型ＳＣＲを用いた双方向型静電気放電保護素子であって、ＮＰＮトランジスタ１，３には、それぞれ並列にＮＭＯＳトランジスタ４，５が一体化して形成され、かつ当該ＮＭＯＳトランジスタ４，５のゲート電極はＮＰＮトランジスタ１，３の対応するエミッタ電極に接続されている。 （もっと読む）

バリア性を有する絶縁膜サイドウォールスペーサを有する半導体装置を提供する。 半導体装置は、半導体基板の上に形成されたゲート酸化膜とゲート電極と；半導体基板内に形成されたソース／ドレイン領域と；ゲート電極側壁上に形成された２層以上の積層サイドウォールスペーサであって、最外層以外の層として窒化膜を含み、最外層は、酸化膜又は酸化窒化膜で形成され、下面が半導体基板またはゲート酸化膜、又は窒化膜以外の他のサイドウォールスペーサ層と接している第１積層サイドウォールスペーサと；を有する。さらに、不揮発性メモリの積層ゲート電極構造と；積層ゲート電極構造の側壁上に形成され、中間層として半導体基板に接しない窒化膜を含む３層以上の第２積層サイドウォールスペーサと；を有することもできる。
（もっと読む）