【課題】（１１０）面を主面とする半導体基板に形成されたｐ型ＭＩＳトランジスタを備えた半導体装置において、ｐ型ＭＩＳトランジスタのさらなる性能向上を図る。
【解決手段】半導体装置は、（１１０）面を主面とする半導体基板１０に形成されたｐ型ＭＩＳトランジスタＰＴｒを備えた半導体装置である。ｐ型ＭＩＳトランジスタＰＴｒは、半導体基板１０における第１の活性領域１０ａ上に形成された第１のゲート絶縁膜１３ａと、第１のゲート絶縁膜１３ａ上に形成され第１の金属膜１４ａ及び第１の金属膜１４ａ上に形成された第１のシリコン膜１５ａからなる第１のゲート電極１４Ａとを備えている。第１の金属膜１４ａは、膜厚が１ｎｍ以上であって且つ１０ｎｍ以下である。 （もっと読む）

【課題】本発明は、一つの実施形態において半導体デバイスを形成する方法を提供する。
【解決手段】該方法は、第一導電型領域および第二導電型領域を包含する基板を用意するステップと、基板の第一導電型領域および第二導電型領域の上のゲート誘電体とＨｉｇｈ−ｋの該ゲート誘電体上を覆う第一金属ゲート導体を包含するゲート・スタックを形成するステップと、第一金属ゲート導体の第一導電型領域中に所在する部分を除去して、第一導電型領域中に所在するゲート誘電体を露出するステップと、基板に対し窒素ベース・プラズマを印加するステップであって、窒素ベース・プラズマは、第一導電型領域中に所在するゲート誘電体を窒化し、第二導電型領域中に所在する第一金属ゲート導体を窒化する、該印加するステップと、少なくとも第一導電型領域中に所在するゲート誘電体上を覆う第二金属ゲート導体を形成するステップと、を含む。 （もっと読む）

【課題】ＭＩＰＳ構造を有する電界効果トランジスタにおいて、金属ゲート電極とポリシリコンゲート電極との接触抵抗を低減することにより、ＡＣ動作を向上させる。
【解決手段】半導体装置１は、半導体基板１０上に電界効果トランジスタを有する。電界効果トランジスタは、ゲート絶縁膜２５、２７とゲート電極６３、７１と、を備える。さらに、ゲート電極６３、７１は第１金属からなる第１電極層２２と、第２金属からなる第２電極層２６、３４と、シリコン層からなる第３電極層６２、７０と、を含む積層構造である。第２金属は、シリコン層の多数キャリアに対する第１電極層２２と第３電極層６２、７０とのバンド不連続を緩和する仕事関数を有する材料である。 （もっと読む）

【課題】微細化に対応可能であり、不純物拡散領域上に形成したコンタクトプラグが近傍の導電材料とショートすることを防止する配線構造を有する半導体装置を提供する。
【解決手段】半導体基板内の不純物拡散領域２２上に選択エピタキシャル成長法により、第１の層１６ａを形成する工程と、第１の層１６ａ上に、選択エピタキシャル成長法により第２の層１８を形成する工程と、第２の層１８上に導電材料を充填することにより、コンタクトプラグ２１を形成する工程と、を有する。 （もっと読む）

【課題】アクティブマトリクス型の液晶表示装置の画面の大面積化を可能とするゲート電極とゲート配線を提供することを第１の課題とする。
【解決手段】同一基板上に表示領域と、表示領域の周辺に設けられた駆動回路と、を有し、表示領域は、第１の薄膜トランジスタを有し、駆動回路は、第２の薄膜トランジスタを有し、第１の薄膜トランジスタと第２の薄膜トランジスタは、リンがドープされたシリコンでなるゲート電極を有し、ゲート電極は、チャネル形成領域の外側に設けられた接続部でアルミニウムまたは銅を主成分とする層とタンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする層とを有する配線と電気的に接続する。 （もっと読む）

【課題】 閾値電圧の低い金属ゲート電極においてＰＭＩＳＦＥＴの製造方法を提供する。
【解決手段】 半導体基板１０上にＰＭＩＳＦＥＴを作製する方法であって、半導体基板１０上に絶縁膜２０を形成する工程と、半導体基板１０及び絶縁膜２０をハロゲン化合物を含むガスにさらして、絶縁膜２０上に吸着層１１０を形成する工程と、吸着層１１０上に金属を含むゲート電極４０を形成して、吸着層１１０とゲート電極４０を反応させて、吸着層１１０をハロゲン含有金属層にする工程とを有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】異なる積層構造を有する異なる導電型のトランジスタにおいて、ゲート電極における形状不良の抑制を図る。
【解決手段】半導体装置の製造方法は、第１導電型のＭＩＳＦＥＴを有する第１領域及び第２導電型のＭＩＳＦＥＴを有する第２領域における半導体基板１上に、ゲート絶縁膜３を形成する工程と、前記第１領域における前記ゲート絶縁膜上に、第１金属材料層４を形成する工程と、前記第１領域における前記第１金属材料層上及び前記第２領域における前記ゲート絶縁膜上に、第２金属材料層７からなる第２ゲート電極７ａ及び７ｂをそれぞれ形成する工程と、前記第１領域及び前記第２領域における前記第２ゲート電極の側面に、第１側壁絶縁膜１１ａ及び１１ｂをそれぞれ形成する工程と、前記第１側壁絶縁膜をマスクとして、前記第１領域における前記第１金属材料層を加工して第１ゲート電極４ａを形成する工程と、を具備する。 （もっと読む）

【課題】ｎＭＯＳＦＥＴのソース／ドレイン領域にはＳｉＧｅを埋め込まず、ｐＭＯＳＦＥＴのソース／ドレイン領域にのみＳｉＧｅを再現性よく埋め込むことが可能な製造方法を提供する。
【解決手段】第１活性領域１２と交差する第１ゲート電極２１、及び第２活性領域１３と交差する第２ゲート電極２２を形成し、第１及び第２ゲート電極を覆うように、第１キャップ膜３５を形成する。第１活性領域上の第１キャップ膜３５を、エッチングして除去する。半導体基板全面に、第２キャップ膜を形成３７する。第２活性領域上の第２キャップ膜３７を第２マスクパターンで覆い、第１活性領域上の第２キャップ膜３７をエッチングして除去する。第２活性領域を第１及び第２キャップ膜で覆った状態で、第１活性領域において、ソース／ドレイン領域をエッチングすることにより、凹部を形成する。凹部内を、埋込部材で埋め込む。 （もっと読む）

【課題】ソース・ドレイン電極及び／又はゲート電極の低抵抗化を図り、微細化・高集積化を損なうことなく、低消費電力で高速操作可能な半導体素子を提供する。
【解決手段】素子分離領域１０２によりシリコン基板１０１Ａ表層に画成された素子領域に、チャネル領域を隔てて形成された一対のソース・ドレイン領域１０６と、ソース・ドレイン領域のそれぞれに導通するソース・ドレイン電極と、チャネル領域上にゲート絶縁膜１０３を介して形成されたゲート電極と、を備えた半導体素子において、ソース・ドレイン電極及び／又はゲート電極を、ソース・ドレイン領域表面又はゲートを構成するポリシリコン層表面に形成した第１金属膜がシリサイド化されてなるシリサイド層１０７ｂと、このシリサイド層上に無電解メッキ法により形成された第２金属膜１０８と、で構成する。 （もっと読む）

【課題】実効酸化膜厚の極めて薄いゲート絶縁膜を有し、且つ、消費電力の少ない半導体装置を、高い歩留まりで製造することができる半導体装置の製造方法をする。
【解決手段】液体の酸化剤を用いてシリコン基板１の表面を雰囲気に露出させることなく酸化することにより、シリコン基板１の表面にシリコン酸化膜６を形成し、
シリコン酸化膜６の上にアルミニウム酸化膜７を形成し、
アルミニウム酸化膜７の上にランタン酸化膜８を形成し、
ランタン酸化膜８の上にハフニウムシリケイト膜９Ａを形成し、
その後、窒素を導入して熱処理を行うことにより、ハフニウムシリケイト膜９Ａを窒化させて窒化ハフニウムシリケイト膜９を形成し、
前記熱処理により、シリコン酸化膜６ないしランタン酸化膜８を、ランタンアルミニウムシリケイトとする。 （もっと読む）

【課題】酸化物半導体層を用い、電気特性及び信頼性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。
【解決手段】絶縁物（絶縁性酸化物、絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなど）、代表的にはＳｉＯ_２を含む酸化物半導体ターゲットを用いて成膜を行い、酸化物半導体層の膜厚方向におけるＳｉ元素濃度が、ゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する半導体装置を実現する。 （もっと読む）

【課題】デュアルゲート電極構造のＭＯＳトランジスタにおいて、閾値電圧シフト及びばらつきを抑えることができる半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板上にＰ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタを備える半導体装置において、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタは、それぞれチャネル極性と同極のポリゲート電極を備えたデュアルゲート構造のＭＯＳトランジスタであって、デュアルゲート型ＭＯＳトランジスタのポリゲート電極が、ゲルマニウムからなる第１のポリゲート電極層と、ゲルマニウムとシリコンとが混在した第２のポリゲート電極層と、シリコンからなる第３のポリゲート電極層と、を順次備えた積層構造を有している。 （もっと読む）

【課題】ソース・ドレイン領域のエクステンション領域の不純物濃度プロファイルが急峻なｐ型トランジスタを有する半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置１ａは、半導体基板２上に形成された結晶層１３と、結晶層１３上にゲート絶縁膜１４を介して形成されたゲート電極１５と、半導体基板２と結晶層１３との間に形成された、ゲート電極１５の下方の領域において第１の不純物を含むＣ含有Ｓｉ系結晶からなる不純物拡散抑制層１２と、半導体基板２、不純物拡散抑制層１２、および結晶層１３内のゲート電極１５の両側に形成され、結晶層１３内にエクステンション領域を有する、ｐ導電型を有する第２の不純物を含むｐ型ソース・ドレイン領域１７と、を有し、Ｃ含有Ｓｉ系結晶は第２の不純物の拡散を抑制する機能を有し、第１の不純物は、Ｃ含有Ｓｉ系結晶内の固定電荷の発生を抑制する機能を有する。 （もっと読む）

【解決手段】
シリコン／ゲルマニウム合金のようなスレッショルド調節半導体合金を堆積させるための選択的エピタキシャル成長プロセスにおける成長速度は、選択的エピタキシャル成長プロセスを実行するのに先立ちプラズマ支援エッチングプロセスを実行することによって、高められ得る。例えば、プラズマ支援エッチンプロセスに基いてマスク層がパターニングされてよく、それにより後続の成長プロセスの間に優れたデバイストポグラフィを同時にもたらすことができる。従って、スレッショルド調節材質を高い厚み均一性で堆積させることができ、全体的なスレッショルドばらつきを低減することができる。 （もっと読む）

【課題】ｎ型ＭＯＳトランジスタ、ｐ型ＭＯＳトランジスタにおいて共通のゲート絶縁膜構造及びゲート電極材料を用いながら、各々のトランジスタのしきい値電圧を適正な値へ設定し、且つゲート絶縁膜における酸素欠損に伴う移動度の低下を抑制する。
【解決手段】メタルゲート電極及び高誘電率ゲート絶縁膜を用いた半導体装置の製造方法であって、ｎ型半導体領域２００及びｐ型半導体領域３００上にそれぞれ、シリコン酸化物からなる第１のゲート絶縁膜、Ｌａ，Ａｌ，Ｏを含む第２のゲート絶縁膜、Ｈｆを含む第３のゲート絶縁膜を積層し、その上に金属膜からなるゲート電極を形成し、次いでｐ型半導体領域３００上の、第１のゲート絶縁膜，第２のゲート絶縁膜，第３のゲート絶縁膜，及びゲート電極の積層構造を、水素拡散防止膜３５０で被覆した後、水素雰囲気で熱処理を施す。 （もっと読む）

【課題】メタルゲート電極を有するＭＩＳ型トランジスタと高抵抗素子とを容易に集積化でき、製造工程数の増加と歩留まりの低下を抑制できる半導体装置及びその製造方法を提供する。
【解決手段】基板１００の素子領域にシリコン膜１１８と金属膜１０３の積層構造からなるＭＩＳ型トランジスタのゲート電極、及び素子分離領域上に前記シリコン膜と前記金属膜の積層構造からなる高抵抗素子を形成する。そして、前記ゲート電極の側壁に耐酸化性の絶縁膜１１０を形成し、前記高抵抗素子の前記金属膜１０３を酸化する。 （もっと読む）

【課題】大型の半導体装置で、高速に動作する半導体装置を提供することを目的する。
【解決手段】単結晶の半導体層を有するトップゲート型のトランジスタと、アモルファス
シリコン（またはマイクロクリスタルシリコン）の半導体層を有するボトムゲート型のト
ランジスタとを同一基板に形成する。そして、各々のトランジスタが有するゲート電極を
同じレイヤーで形成し、ソース及びドレイン電極も同じレイヤーで形成する。このように
して、製造工程を削減する。つまり、ボトムゲート型のトランジスタの製造工程に、少し
だけ工程を追加するだけで、２つのタイプのトランジスタを製造することが出来る。 （もっと読む）

【課題】 ゲート絶縁膜とゲート電極の間の領域に導入するハフニウムを、ｐＭＯＳＦＥ
ＴとｎＭＯＳＦＥＴで、適した面密度とすることで、ＣＭＯＳＦＥＴの性能向上を図る。
【解決手段】
シリコン基板２上にｐＭＯＳＦＥＴ１０とｎＭＯＳＦＥＴ３０を備えるＣＭＯＳＦＥＴ
１において、ｐＭＯＳＦＥＴ１０は、シリコン基板２上に形成されたゲート絶縁膜１２と
、ゲート絶縁膜１２上に形成されたハフニウム層１４と、ハフニウム層１４上に形成され
たゲート電極１３とを備える。ｎＭＯＳＦＥＴ３０は、シリコン基板２上に形成されたゲ
ート絶縁膜３２と、ゲート絶縁膜３２上に形成されたハフニウム層３４と、ハフニウム層
３４上に形成されたゲート電極３３とを備える。ハフニウム層３４の面密度は、ハフニウ
ム層１４の面密度より低い。 （もっと読む）

【課題】キャップ膜としてのランタン酸化膜の膜厚の増加を抑えつつ、閾値電圧の低減化を図れる、窒化チタン膜を含むメタルゲート電極／Ｈｆを含有するゲート絶縁膜のゲートスタック構造を有するＭＯＳＦＥＴを備えた半導体装置を適用すること。
【解決手段】Ｐ型半導体領域１０５を含む半導体基板１０１と、Ｐ型半導体領域１０１に形成されたＮチャネルＭＯＳＦＥＴとを具備してなり、前記ＮチャネルＭＯＳトランジスタは、半導体基板１０１上に形成され、ハフニウムを含有するゲート絶縁膜１０８と、ゲート絶縁膜１０９上に形成され、膜厚が所定値以下のランタン酸化膜１０９と、ランタン酸化膜１０９上に形成され、Ｎ／Ｔｉ原子数比が１未満の窒化チタン膜１１０を含むゲート電極とを具備してなることを特徴とする。 （もっと読む）

【課題】炭素含有シリコン領域を有するｎ型ＭＩＳトランジスタを備えた半導体装置において、チャネル領域のゲート長方向に印加される引っ張り応力の大きさを、効果的に増大させる。
【解決手段】少なくともｎ型ＭＩＳトランジスタＮＴｒを有する半導体装置において、ｎ型ＭＩＳトランジスタｎＴｒは、半導体基板１０における第１の半導体領域１０ａ上に形成された第１のゲート絶縁膜１３ａと、第１のゲート絶縁膜１３ａ上に形成された第１のゲート電極１４ａと、第１のゲート電極１４ａの側面上に形成された第１のサイドウォール１８Ａと、第１のサイドウォール１８Ａの外側方に形成された炭素含有シリコン領域２７とを備え、炭素含有シリコン領域２７の上面高さは、第１の半導体領域１０ａにおける第１のゲート絶縁膜１３ａの下に位置する領域の上面高さよりも高い。 （もっと読む）