【課題】半導体基板等にダメージを与えることなくゲート絶縁膜を形成する半導体装置の製造方法を提供する。
【解決手段】半導体基板上に誘電体膜を形成する成膜工程と、前記誘電体膜を熱処理する熱処理工程と、前記誘電体膜上の一部に電極を形成する電極形成工程と、前記電極の形成されていない前記誘電体膜にイオン化したガスクラスターを照射する照射工程と、前記照射工程の後、ウェットエッチングにより、前記イオン化したガスクラスターの照射された領域における前記誘電体膜を除去するエッチング工程と、を有することを特徴とする半導体装置の製造方法を提供することにより上記課題を解決する。 （もっと読む）

【課題】構造物の表面に配置されたナノ粒子センサを利用した構造健全性監視の方法及びシステムを提供する。
【解決手段】構造物３０の構造健全性１７２を監視するシステム１７０は、構造物３０の上に沈着されるナノ粒子インクによる圧電センサアセンブリの分散ネットワーク１２０を含む。各アセンブリは、ナノ粒子インクによる複数の圧電センサ１１０及び複数の導電性インク電源及び複数のセンサ１１０を相互接続する通信線アセンブリ１４０を有する。このシステムはさらに、構造物３０の上にナノ粒子インクによる圧電センサアセンブリの分散ネットワークを沈着させるインク沈着装置１４２を含む。このシステムはさらに、分散ネットワーク１２０に電力を供給する電源１７８を有する。このシステムはさらに、センサ１１０から一又は複数の信号を介して構造物の構造健全性データ１７４を読み出して処理するデータ通信ネットワーク１７９を含む。 （もっと読む）

【課題】プラグ形成時に位置ずれが発生しても水分や不純物が溜まる窪みが発生することがなく、微細化しても長期間にわたる信頼性を確保できる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、第１の絶縁膜１２１の上に形成された強誘電体キャパシタ１３１と、強誘電体キャパシタ１３１を覆う第２の絶縁膜３１１及びエッチングストッパ膜３１２と、エッチングストッパ膜３１２の上面からトランジスタＴの不純物領域に到達する第１のコンタクトホール内に導電体材料を充填して形成された第１のプラグ３１３と、エッチングストッパ膜の上に形成された第３の絶縁膜３１４と、第３の絶縁膜３１４の上面から第１のプラグに到達する第２のコンタクトホール内に導電体材料を充填して形成された第２のプラグ３１５とを有する。 （もっと読む）

【課題】粉末噴射コーティング法を用いて誘電体層を形成する成膜法及び成膜装置において、誘電体層の膜厚ムラを低減させる。
【解決手段】本発明に係る成膜法は、粉末噴射コーティング法を用いて、シート基材５の表面上に誘電体層を形成する方法であり、工程（ａ）と工程（ｂ）とを有している。工程（ａ）では、シート基材５の表面を凸面状又は凹面状に湾曲させる。工程（ｂ）では、シート基材５の湾曲した表面上に、粉末噴射コーティング法を用いて誘電体粉末を堆積させることにより、誘電体層を形成する。 （もっと読む）

【課題】電界効果型トランジスタに関する新規な製造方法を提供する。
【解決手段】基板上に、非晶質酸化物層を形成する前に、基板表面にオゾン雰囲気中で紫外線を照射したり、基板表面にプラズマを照射したり、あるいは基板表面を過酸化水素を含有する薬液により洗浄する。または、非晶質酸化物を含み構成される活性層を形成する工程をオゾンガス、窒素酸化物ガス等の少なくともいずれかを含む雰囲気中で行う。または、基板上に、非晶質酸化物層を形成する後に、非晶質酸化物層の成膜温度よりも高い温度で熱処理する工程を含む。 （もっと読む）

【課題】例えば、チタン酸ストロンチウムを活性層とした電界効果トランジスタのゲート絶縁体としても使用することのできる、新規な絶縁体を提供することを目的とする。
【解決手段】絶縁性を示す材質中に直径５〜１００ｎｍである空孔を複数有し、全体の体積に対する前記空孔の占める体積の割合である空孔率が２０体積％以上であり、前記空孔には水分が含まれ、前記空孔の体積に対する前記水分の占める体積の割合である水分占有率が２３〜１００体積％である多孔性絶縁体を使用する。 （もっと読む）

【課題】High-kゲート絶縁膜を用いたＭＯＳＦＥＴにおいて、信頼性劣化、チャネル移動度低下及びＥＯＴの増加を抑制する方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０１上に、シリコン酸化物を含む第１絶縁層１０４を形成する工程（ａ）と、第１絶縁層１０４上に第１金属層１０５を形成する工程（ｂ）と、第１金属層１０５上にゲート電極１０８を形成する工程（ｃ）とを備える。第１絶縁層１０４及び第１金属層１０５からゲート絶縁膜を形成する。 （もっと読む）

【課題】膜厚測定に用いる標準試料中のＬａを含む膜の保管時の安定性を向上させる。
【解決手段】膜厚測定用標準試料１００は、シリコン基板１０１上に設けられたＬａ含有膜１０３およびＬａ含有膜１０３の上部に設けられてＬａ含有膜１０３を覆うとともに金属窒化物を含む保護膜１０５を含む。これにより、Ｌａを含む膜１０３の保管時の変質による膜厚変動を効果的に抑制する。このような膜厚測定用標準試料１００を用いて、Ｌａを含む膜の膜厚の測定値を補正するステップを含む、膜厚測定方法。 （もっと読む）

【課題】多孔質ゲート絶縁層を設けることにより基板に発生する熱応力を低減し、基板の割れを防止することが可能な半導体デバイスおよびその製造方法を提供すること。
【解決手段】基板上に形成されたゲート電極およびゲート絶縁層上にソース電極及びドレイン電極並びに電極間を接続する半導体層を有し、ゲート絶縁層を挟んでゲート電極と反対側にソース電極、ドレイン電極とが配置された半導体素子において、多孔質ゲート絶縁層を設けることにより基板に発生する熱応力を低減し、基板の割れを防止する。 （もっと読む）

【課題】塗布法や堆積法を用いて高品質な絶縁部材を半導体素子周辺に形成することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１００の製造方法は、半導体基板２上に、Ｓｉ系絶縁材料からなる絶縁膜１０を付加的に形成する工程と、絶縁膜１０上に触媒金属膜１１を形成する工程と、触媒金属膜１１を触媒として用いて絶縁膜１０に酸化処理を施す工程と、酸化処理を施した絶縁膜１０を加工してゲート絶縁膜４を形成する工程と、ゲート絶縁膜４を含むＭＯＳＦＥＴ１を形成する工程と、を含む。 （もっと読む）

【課題】レジスト残渣に起因するリーク電流の増大を生じさせることがなく、微細パターンの形成が可能であり、電極のエッジ部分の絶縁膜が薄くなることに起因するリーク電流の増大を抑制することが可能な電磁気素子の製造方法を提供すること。
【解決手段】基板上に、１２(Ｃａ_xＳｒ_1-x)Ｏ・７Ａｌ₂Ｏ₃（０≦ｘ≦１）を含む絶縁膜を形成する絶縁膜形成工程と、絶縁膜の上にアンモニウム塩アルカリ溶液を含む現像液で現像可能な第１フォトレジストを塗布し、第１フォトマスクパターンに応じて第１フォトレジストを露光する第１フォトレジストパターン形成工程と、第１フォトレジストをアンモニウム塩アルカリ溶液を含む現像液に接触させ、第１フォトレジストの可溶部分の溶解と同時に、絶縁膜をエッチングする現像・エッチング工程とを備えた電磁気素子の製造方法。 （もっと読む）

【課題】同一基板上に複数のゲート絶縁膜を有する半導体装置において、例えばコア部におけるＨＰトランジスタの高速性の確保と、例えばＩ／Ｏトランジスタ及びＬＰトランジスタのゲート耐圧の向上やゲートリーク電流の低減とを両立する。
【解決手段】半導体装置は、半導体基板１１上に形成された複数のゲート絶縁膜を備えており、複数のゲート絶縁膜のうち、ＨＰトランジスタ形成領域１Ｃにおける膜厚が最も薄いゲート絶縁膜は、シリコン酸化膜２０よりなり、Ｉ／Ｏトランジスタ形成領域１Ａ及びＬＰトランジスタ形成領域１Ｂにおける残りのゲート絶縁膜は、シリコン酸窒化膜１６、１７よりなる。 （もっと読む）

【課題】電気的性質が良好なｈｉｇｈ−ｋ膜／Ｇｅゲートスタック構造を有する半導体装置を提供する。
【解決手段】Ｇｅを主成分とする半導体領域（１０）と、前記半導体領域上に形成された絶縁膜（１１）と、前記絶縁膜上に形成された金属膜（１２）とを具備する半導体装置である。前記絶縁膜は、少なくとも１種の希土類元素（Ｍ_R）と、ＴｉおよびＺｒから選択される少なくとも１種のIV族元素（Ｍ_IV）と、酸素とを含むことを特徴とする。 （もっと読む）

【課題】ゲート絶縁膜内に金属原子を拡散させるための膜の除去を容易にする。
【解決手段】半導体装置の製造方法は、半導体基板上に下地膜を形成する工程と、下地膜上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上に金属膜を形成する工程と、窒素ガス及び不活性ガスの少なくとも一方の雰囲気中で半導体基板、下地膜、ゲート絶縁膜及び金属膜を熱処理する工程と、ゲート絶縁膜上に残存する金属膜を除去する工程と、ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備える。 （もっと読む）

【課題】金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）において、本発明の目的は、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの間の界面特性を向上させることにより、電気的特性およびデバイス性能を向上させることである。
【解決手段】ｈｉｇｈ−Ｋ誘電体上に金属ゲートを蒸着することによりＭＯＳＦＥＴの製造においてｈｉｇｈ−Ｋ誘電膜と金属ゲートとの間の界面を向上させる方法は、熱アニーリングモジュール内で、その上にｈｉｇｈ−Ｋ誘電膜が蒸着された基板をアニールするアニーリングステップと、金属ゲート蒸着モジュール内で、前記アニールされた基板上に金属ゲート材料を蒸着させる蒸着ステップとを含み、真空を破ることなく、前記アニーリングステップおよび前記蒸着ステップが連続的に行なわれることを特徴とする。 （もっと読む）

【課題】 本発明は、良好な移動度を有する半導体装置およびその製造方法を提供することを目的とする。
【解決手段】 第一の発明の半導体装置は、基板と、基板表面に形成され、Geを主成分とする半導体領域と、半導体領域上に形成された非金属Ge化合物層と、非金属Ge化合物層上に形成された絶縁膜と、絶縁膜上に形成された電極と、前記電極を挟む前記基板表面に形成されたソース・ドレイン領域とを備えることを特徴とする。非金属Ge化合物層は、例えばSrとGeの化合物、BaとGeの化合物もしくはBaとSiとGeの化合物を有する。 （もっと読む）

【課題】バイポーラ分極−電界曲線がダブルヒステリシス性を示し、大きな変位が期待される新規な強誘電体膜を提供する。
【解決手段】強誘電体膜は、最大印加電界Ｅｍａｘと最小印加電界Ｅｍｉｎの絶対値とを同一に設定して（Ｅｍａｘ＝｜Ｅｍｉｎ｜）測定されるバイポーラ分極−電界曲線が、少なくとも５個の変曲点を有し、かつ、最大分極値Ｐｍａｘと最小分極値Ｐｍｉｎの絶対値とが略等しい（Ｐｍａｘ≒｜Ｐｍｉｎ｜）ダブルヒステリシス性を有するものである。強誘電体膜は、１種又は２種以上のペロブスカイト型酸化物からなり、不可避不純物を含んでいてもよい。 （もっと読む）

【課題】通常ペロブスカイト型構造をとりにくい、または結晶性が悪化するＢｉ系ペロブスカイト型酸化物を含み、強誘電性能（圧電性能）に優れたペロブスカイト型酸化物膜を提供する。
【解決手段】本発明のペロブスカイト型酸化物膜は、下記一般式（Ｐ１）で表されるペロブスカイト型酸化物を含むことを特徴とするものである。
（Ａ_１−ｘ，Ｂ_ｘ）（Ｃ_ｙ，Ｄ_１−ｙ）Ｏ_３ ・・・（Ｐ１）
（式中、０＜ｘ＜１−ｙ、０＜ｙ＜１．０、ＡはＢｉを主成分とするＡサイト元素、ＢはＤとペロブスカイト構造を取る、Ａとは異なる少なくとも１種のＡサイト元素、ＣはＡとペロブスカイト構造をとる元素を主成分とするＢサイト元素、ＤはＡとペロブスカイト構造を取り得ない、又は取りにくい少なくとも１種のＢサイト元素。Ｂ〜Ｄは各々平均イオン価数３価の金属元素であるが，ペロブスカイト構造を取り得る範囲内でずれてもよい。） （もっと読む）

【課題】アルミニウム酸化物膜をブロック絶縁膜とする高性能なＭＯＮＯＳ型のＮＡＮＤ型不揮発性半導体メモリ装置およびその製造方法を提供する。
【解決手段】半導体基板に、直列接続された複数のメモリセルトランジスタと、選択トランジスタを備えるＮＡＮＤ型不揮発性半導体メモリ装置である。メモリセルトランジスタは、半導体基板上の第１の絶縁膜１０２ａと、電荷蓄積層１０４と、アルミニウム酸化物である第２の絶縁膜１０６ａと、第１の制御ゲート電極１０８ａと、第１のソース／ドレイン領域を有する。選択トランジスタは、半導体基板上の第３の絶縁膜１０２ｂと、アルミニウム酸化物であり、４価カチオン元素、５価カチオン元素、Ｎ（窒素）のうち少なくとも１種の元素を含有する第４の絶縁膜１０６ｂと、第２の制御電極１０８ｂと、第２のソース／ドレイン領域を有する。 （もっと読む）

【課題】平坦で薄いＡｌＮ薄膜およびその製造方法を提供する。
【解決手段】ＡｌＮ薄膜２は、ＩＩＩ族元素、ＩＶ族元素およびＶ族元素から選ばれた１種以上の添加元素を０．００１ｗｔ％以上１０ｗｔ％以下含む。該ＡｌＮ薄膜２は、ＩＩＩ族元素、ＩＶ族元素およびＶ族元素から選ばれた１種以上の添加元素を０．００１ｗｔ以上１０ｗｔ％以下含むＡｌＮ焼結体を真空チャンバ内にセットし、基材１を真空チャンバ内にセットした状態で、ＡｌＮ焼結体にレーザを照射することで発生したプラズマを用いて基材１上に形成可能である。 （もっと読む）