説明

Fターム[5F058BH10]の内容

絶縁膜の形成 (41,121) | 無機絶縁膜形成後の処理 (2,470) | エッチング(後処理) (176)

Fターム[5F058BH10]の下位に属するFターム

Fターム[5F058BH10]に分類される特許

1 - 17 / 17


【課題】稼働率を向上させる基板の製造方法、半導体装置の製造方法、基板処理方法、クリーニング方法及び処理装置を提供する。
【解決手段】基板の製造方法は、反応管に設けられたガス導入ノズルにより、前記反応管内に酸化性ガスを導入して支持具により支持した基板に酸化膜を形成する工程と、酸化膜形成後の基板を前記反応管内から搬出して、前記反応管内をクリーニングする工程とを有し、前記反応管内をクリーニングする工程は、前記反応管内を所定の温度に維持した状態で、前記反応管内にフッ化水素ガス、フッ化水素ガスと水素ガス、または、フッ化水素ガスと水蒸気を少なくとも含むガスを供給することにより、前記反応管、前記支持具及び前記ガス導入ノズルのうちの少なくとも何れかの部材に形成された酸化膜を除去する工程と、前記所定の温度を維持した状態で前記反応管内に不活性ガスを供給する工程とを含む。 (もっと読む)


【課題】誘電率が2.7以下であり、弾性計数および硬度の改善等、機械的特性を向上させた超低誘電率(k)膜、および膜の製造方法を提供する。
【解決手段】多相超低k誘電膜44は、Si、C、O、およびHの原子を含み、誘電率が約2.4以下であり、ナノサイズの孔または空隙を有し、弾性係数が約5以上であり、硬度が約0.7以上である。好適な多相超低k誘電膜44は、Si、C、O、およびHの原子を含み、誘電率が約2.2以下であり、ナノサイズの孔または空隙を有し、弾性係数が約3以上であり、硬度が約0.3以上である。 (もっと読む)


【課題】界面準位密度のゲート酸化膜/半導体界面が形成された半導体装置、および作製方法の提供。
【解決手段】半導体基板とゲート絶縁膜、層間絶縁膜、配線層、保護絶縁膜等の半導体装置に形成される膜又は層の界面近傍での重水素元素濃度が1x1019cm-3以上であることを特徴とする金属−絶縁膜−半導体(MIS)構造を有する半導体装置とする。シリコンカーバイド領域を含む半導体基板上に形成された金属-絶縁膜(あるいは酸化膜)-半導体(MISあるいはMOS)構造を有する半導体装置(電界効果型トランジスタ(MISあるいはMOSFET))に対して、高温に加熱された熱触媒体表面での重水素を含んだガスの熱触媒作用によって生成された活性化した重水素を用いることにより、600°C以下の低温においてゲート絶縁膜/シリコンカーバイド半導体界面近傍に存在するダングリングボンドの重水素終端を図る。 (もっと読む)


【課題】絶縁性酸化物の量産性を高めこと、また、そのような絶縁性酸化物を用いた半導体装置に安定した電気的特性を付与すること、信頼性の高い半導体装置を作製する。
【解決手段】亜鉛のように400〜700℃で加熱した際にガリウムよりも揮発しやすい材料を酸化ガリウムに添加したターゲットを用いて、DCスパッタリング、パルスDCスパッタリング等の大きな基板に適用できる量産性の高いスパッタリング方法で成膜し、これを400〜700℃で加熱することにより、添加された材料を膜の表面近傍に偏析させる。膜のその他の部分は添加された材料の濃度が低下し、十分な絶縁性を呈するため、半導体装置のゲート絶縁物等に利用できる。 (もっと読む)


【課題】
レジスト層あるいはアモルファスカーボン層を表面に有する基板に、低温で良質の膜を形成する。
【解決手段】
レジスト層もしくはアモルファスカーボン層を表面に有する基板にHMDSガスを曝すHMDSガス暴露工程と、基板に酸素含有ガスを曝す酸素含有ガス暴露工程と、を行うことにより、少なくともレジスト層もしくはアモルファスカーボン層の上にシリコン酸化膜を形成する。これにより、基板の表面のレジストあるいはACLにダメージを与えることのない低い処理温度で、不純物が少なく、ウェットエッチングレートが低い膜をレジストあるいはACLの上に形成することができる。 (もっと読む)


【課題】基板の外周端部の膜をクラックや局部剥がれを生じることなく除去して、パーティクルの発生を防止することができるCSD溶液塗布膜除去用組成物及びこれを用いた強誘電体薄膜の製造方法を提供する。
【解決手段】β-ジケトン類、β‐ケトエステル類、多価アルコール類、カルボン酸類、
アルカノールアミン類、α‐ヒドロキシカルボン酸、α‐ヒドロキシカルボニル誘導体、およびヒドラゾン誘導体から選ばれる1種あるいは2種以上の有機溶剤と、水とを含むCSD塗布膜除去用組成物を噴射又は滴下して、CSD塗布膜の外周端部を除去する。 (もっと読む)


【解決手段】
進歩的なメタライゼーションシステムを製造する間、敏感な誘電体材質上に形成される誘電体キャップ層が、過剰な金属を除去するためのCMPプロセスの間に部分的に維持されてよく、それにより、CMPプロセスの間に誘電体キャップ材質を実質的に完全に消耗する場合に従来の手法で必要であろうような専用のエッチング停止層を堆積させる必要性が回避され得る。従って、低減されたプロセスの複雑性及び/又は高い柔軟性が低k誘電体材質の高い完全性との組み合わせにおいて達成され得る。 (もっと読む)


【課題】高誘電率ゲート誘電膜を用いるpチャネルFETをゲート先作りプロセスにより形成すると閾値が大きくなる。
【解決手段】High-Kゲート誘電膜104の側面と接触するようにHigh-K誘電膜102を形成した後、酸素雰囲気中でアニールする。 (もっと読む)


【課題】圧電膜等のパターニングに有効であり、パターン形状精度が良好で、パターニングが容易で低コストな新規な無機膜のパターニング技術を提供する。
【解決手段】無機膜30は、単数又は複数の凸部31からなる所定パターンを有する膜であり、表面酸化レベルが低い低酸化部21と表面酸化レベルが高い高酸化部22とを有する金属膜20を下地として形成され、単数又は複数の凸部31が低酸化部21上にパターン形成されたものである。無機膜30は、低酸化部21と高酸化部22とを有する金属膜20上にベタ無機膜30Xを成膜した後、ベタ無機膜30Xの高酸化部22上に位置する部分を除去して、製造することができる。 (もっと読む)


【課題】シリコン基板上に、γ−Al層を島状あるいは網状に形成することにより、一枚のシリコン基板から、高品質なSOI基板を提供する。
【解決手段】シリコン基板2の上面には、γ−Al層4が島状あるいは網状に形成されている。熱処理を行なうことにより、γ−Al層4の間から酸化シリコン層6が成長する。次に、γ−Al層4の上面より単結晶シリコン層8が上方向に成長し、結晶欠陥の少ないSOI基板を得ることができる。 (もっと読む)


【課題】グローバル段差の生じる領域や回路配置等に依存しないフォトマスクによって、グローバル段差を平坦化するためのレジストパターンを露光、形成することが可能な電気光学装置の製造方法を提供すること。
【解決手段】次の工程を含む製造方法によって電気光学装置を製造する。まず、基板10上に形成された画素回路素子層7a、周辺回路素子層7bの表面に第3層間絶縁膜43を形成する(a)。次に、第3層間絶縁膜43の表面を研磨し(b)、レジスト65を形成する(c)。次に、レジスト65の表面の段差dの2倍より小さな焦点深度を有する露光系を用いて、レジスト65の段差のうち上段に相当する高さに焦点を合わせてレジスト65にパターンを露光する(d)。続いて、パターンを現像して除去し、当該パターンの形成されたレジスト65をマスクに用いて第3層間絶縁膜43をエッチングする。その後、レジスト65を剥離する。 (もっと読む)


【課題】本発明の目的は、集積回路向けの高品質な高K誘電体を得ることである。
【解決手段】方法は、基板の上に材料を形成するステップと、この材料にパターンを形成して、材料の部分を除去し、その下の基板の部分を露出させるステップとを含む。この方法はさらに、酸化プロセスを実行して、基板の露出した部分の上および材料と基板の間の界面に酸化層を形成するステップを含む。回路は、非クリティカル・デバイスと、この非クリティカル・デバイスの部分として形成された酸化物とを含む。この回路内のクリティカル・デバイスの部分として、基板の上に高K誘電材料が形成される。この高K誘電材料とその下の基板の間に酸化物ベースの界面が提供される。第2の方法は、最初の材料として窒化物または酸窒化物を形成する。 (もっと読む)


【課題】 誘電体層における膜亀裂を減少させる方法を記載する。
【解決手段】 方法には、基板上に第一誘電体膜を堆積させるステップと、膜上でエッチングを行うことにより第一誘電体膜の最上部を除去するステップとが含まれるのがよい。方法には、また、エッチングされた第一膜の上に第二誘電体膜を堆積させるステップと、第二誘電体膜の最上部を除去するステップとが含まれるのがよい。更に、方法には、第一誘電体膜と第二誘電体膜をアニールして、誘電体層を形成するステップが含まれるのがよく、第一誘電体膜と第二誘電体膜から最上部を除去することにより誘電体層における応力レベルが低下している。 (もっと読む)


【課題】成膜された半導体基板表面にパーティクルが付着したディフェクト層を残存させず、歩留まりを向上させることができる半導体素子の製造方法を提供する。
【解決手段】半導体基板11に成膜装置によって絶縁膜12を成膜する半導体素子の製造方法であって、半導体基板11に絶縁膜12を目標膜厚dtに成膜する際に、パーティクルを含有するディフェクト層13の厚さ以上の余剰膜厚daだけ厚く成膜し、その後、成膜された絶縁膜12に表面除去処理を行うことで目標膜厚にする。 (もっと読む)


【課題】化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制すること、または、電極間のリーク電流を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、GaAs、AlGaAs、GaP、GaInPおよびAlGaInPの少なくとも1つを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理する工程(ステップS10)と、前記化合物半導体層の前記表面上に屈折率が1.77以上かつ1.85以下の窒化シリコン膜を形成する工程(ステップS12)と、前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程(ステップS14)と、を有することを特徴とする半導体装置の製造方法である。 (もっと読む)


【課題】 低い比誘電率を有し、かつ、有機系膜と無機系膜との密着性に優れた積層体およびその形成方法、絶縁膜、ならびに半導体装置を提供する。
【解決手段】 積層体の形成方法は、基材の上に、無機系膜のための第1の塗膜を形成し、前記第1の塗膜の表面に対して、紫外線照射処理、電子線照射処理、およびプラズマ処理から選ばれる少なくとも1種の処理を行ない、前記処理後の前記第1の塗膜の上に、反応性シラン化合物および有機溶媒を含む密着促進用組成物を塗布した後、有機系膜のための第2の塗膜を連続的に形成することにより、積層膜を形成し、前記積層膜を硬化すること、を含む。前記反応性シラン化合物は、(Ri)Si(Xj)4−n,i=1〜n,n=1〜3,j=1〜4−n,で表される化合物の群から選ばれた少なくとも1種のシラン化合物。 (もっと読む)


【課題】トレンチおよび半導体基板の表面に形成される絶縁膜のボイドの上の厚みを十分に確保すること。
【解決手段】半導体装置の製造方法のトレンチ形成工程は、p型半導体基板101の表面部分にトレンチ102を形成する。注入工程は、トレンチ形成工程によって形成されたトレンチ102にn型の不純物を注入する。絶縁膜形成工程は、注入工程によってn型不純物が注入されたトレンチ102内部に、粘性の絶縁塗布材料を用いて絶縁膜601を形成する。 (もっと読む)


1 - 17 / 17