【課題】圧接時のバランスを保つために補強用のダミー端子を設けたとしても、チップ上により多くの回路素子を設けることができるようにすること。
【解決手段】ＣＯＧ実装に用いられる半導体装置１０であって、チップの一の端部の近傍に第１のパターンで配置された出力端子群１２ｆと、チップの一の端部の近傍であって出力端子群１２ｆが配置された領域とは別の領域に配置されるとともに、第１のパターンと異なる第２のパターンで配置されたダミー端子１２ｄと、を備える。第２のパターンは、第１のパターンよりも幅が狭く構成される。ダミー端子１２ｄの近傍であって出力端子群１２ｆの長さ方向の隣に電源部１４が配される。 （もっと読む）

【課題】プログラマブル論理装置おいて、相互接続配線の交差部のスイッチング素子に、オン・オフの制御信号を送信する制御配線の数を大幅に削減する手段を提供する。
【解決手段】入出力リードを備えた複数個の論理素子、該論理素子間を相互に接続する相互接続線、前記入出力リードを前記相互接続線に第１制御信号によって接続させる第１接続手段と、前記相互接続線を互いに第２制御信号によって接続させるプログラム可能な第２接続手段とを備えたプログラム可能論理装置において、前記第１制御信号及び／又は第２制御信号がアナログ多値信号であることを特徴とするプログラム可能論理装置。また、前記第１接続手段及び／又は前記第２接続手段が、アナログ多値信号を１組のディジタル信号に変換するＡ／Ｄ変換手段を含む上記の装置。 （もっと読む）

【課題】 チップ面積を増加させずに、半導体チップの主面上に占める配線領域を拡大する。
【解決手段】 半導体チップの主面上に形成された例えばＭＩＳトランジスタなどを含んで構成される内部回路７から、例えばダイオードからなる保護素子１１および保護素子１２に電気的に接続する信号配線８を保護素子１１と保護素子１２との間の配線１３上の取り出し口２９から引き出して、信号配線８が占める信号配線領域１０を、保護素子１２上および電極パッド９下に設ける。 （もっと読む）