【課題】設計支援装置、設計支援方法及び設計支援プログラムにおいて、ＬＳＩの配線の解析及び設計変更を容易に行うことを目的とする。
【解決手段】半導体装置の物理設計を行う設計支援装置において、表示装置と、配線を前記表示装置に表示する際に、各配線の消費電力に関する要素に基づく強調表示と、各配線の設計変更の難易度に関する要素に基づく強調表示の少なくとも一方を前記表示装置に表示させる演算処理装置を備えるようにする。 （もっと読む）

【課題】ブロック配置を含むＩＣ設計作業において、やり直し等を削減でき、設計の工数等を低減でき、設計効率を向上できる技術を提供する。
【解決手段】本ブロック配置方法及びプログラムでは、実配置処理の前の段階で、ブロック配置領域の大きさを見積もり、局所的配線混雑の発生を判定し、その結果に基づいてユーザによるブロックの最適な位置の決定を可能とする。Ｓ１でブロック間接続情報を抽出し、Ｓ２でブロックの回路ゲート物量情報を抽出する。Ｓ３，Ｓ４でユーザによりＧＵＩの画面でブロックの位置を決定する。Ｓ５で配線の要求混雑度を評価して画面に表示する。Ｓ６でユーザにより配置の妥当性を判定し、ＯＫであれば、Ｓ７で実現性の高いブロック配置情報が出力される。 （もっと読む）

【課題】プリント配線基板上の電源回路をノイズに対し安定になるように自動的に設計する電源回路の設計支援装置を提供する。
【解決手段】プリント配線基板の情報を入力することにより、電源回路の電源ノイズ特性を導出させ、この電源ノイズ特性が予め決められた判定基準を満たすかどうかを判定し、判定基準を満たさない場合、半導体集積回路内部に容量を追加するという変更を行なうことで、プリント配線基板の電源回路が、ノイズに対し安定に設計されているかが判定できるように構成している。電源ノイズ特性を求める際に、等価回路モデルを用いて回路解析する手法を選択することにより、電源ノイズ特性を精度良く定量的に導出することが可能である。また、追加する容量についても、実際に追加する容量セルの等価回路モデルを使用することにより、容量が内部に追加される半導体集積回路の等価回路モデルを容易に作成できる。 （もっと読む）

【課題】集積回路を設計するための集積回路設計装置に関し、集積回路の設計を効率よく行える集積回路設計装置を提供することを目的とする。
【解決手段】本発明は、チップ領域を分割した領域である複数の実装ブロック毎に、実装ブロックを分割した仮想配置領域であるコートを入力手段により設計者から設定し、配置することにより集積回路の設計を行う集積回路設計装置であって、コートをいずれかの実装ブロックに配置するブロック配置処理部と、論理回路を機能毎にまとめたブロックである機能ブロックを、実装ブロック上に配置されたコート上に配置する領域割付処理部と、実装ブロックにおけるコートの配置状態を評価するブロック評価処理部とを有し、評価処理部は、機能ブロックの面積が実装ブロックに配置されたコートの面積に占める割合を算出し、算出された機能ブロックとコートとの面積の割合をコート毎に図形により表示する。 （もっと読む）

【課題】レイアウトパターンにおける実回路パターンとダミーパターンとの混在に起因したデザインルール・チェック時の擬似エラーの発生を解消して、実回路パターンに対する正確で信頼性の高いデザインルール・チェックを行うことを可能とした半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法を提供する。
【解決手段】仕上レイアウトパターンのうちから実回路パターンを識別する実回路パターン識別部４１と、その実回路パターンのデータを実回路パターンデータ専用レイヤに振り分けると共に、その他のパターンのデータについては別のレイヤに振り分けるレイヤ変更部４２と、実回路パターンデータ専用レイヤに振り分けられたデータに対して所定の設計ルールを満たすか否かを照合確認するＤＲＣを行って、その結果を生成するＤＲＣ実行部７０と、ＤＲＣ実行部７０によるチェック結果を出力するデータ出力部２００とを備えている。 （もっと読む）

【課題】集積回路を設計するための集積回路設計装置に関し、
【解決手段】本発明は、入力手段により設計者から複数の階層毎にブロックを設定し、配置することにより集積回路の設計を行う集積回路設計装置であって、前記複数階層毎に設定されたブロックを所定階層に配置するブロック配置処理部と、前記所定階層とは異なる階層のブロックを前記所定階層上に設定されるブロックに仮想配置する領域割付処理部と、前記所定階層及び前記所定階層に対して下位となり、仮想配置される下位階層のブロックの配置状態を評価するブロック評価処理部とを有し、前記ブロック評価処理部は、前記下位階層のブロックの面積が前記所定階層のブロックの面積に占める割合を算出し、算出された前記下位階層のブロックの面積が前記所定階層に配置されるブロックの面積に占める割合を図形により表示することを特徴とする。 （もっと読む）

【課題】ゲートアレイについてユーザー所望の条件に対して所与のマスタが適合するのか不適合なのかをユーザー自ら判定可能なシステムを提供すること。
【解決手段】本設計支援プログラムは、使用レジスタ総ビット数、回路タイプ情報を取得する手段と、受け付けた使用レジスタ総ビット数と回路タイプに関する情報とに基づき、推定ゲート所要量を演算する推定ゲート所要量演算手段と、集積回路のマスタの種類と、配線層数を含む物理仕様情報を取得する手段と、前記マスタの種類の対応したゲート容量情報、前記マスタの種類及び配線層数に対応した使用効率情報を含むマスタ情報を記憶するマスタ情報記憶手段と、前記マスタの種類と配線層数に関する物理仕様情報と前記マスタ情報に基づき、マスタの種類に対応したゲート容量、マスタの種類及び配線層数に対応した使用効率を求め、求めたゲート容量と使用効率に基づき搭載可能ゲート数を演算する搭載可能ゲート数演算手段とを含む。 （もっと読む）

【課題】設計開発期間が短い集積回路設計方法を提供すること。
【解決手段】集積回路設計方法は、動作記述及び機能記述のコードから論理セルをマッピングする論理設計ステップと、論理セルを配置するセル配置ステップと、論理セルの配置情報及び論理セルに接続される入出力ピンの本数に基づいて、配線が混雑する箇所を推定する配線混雑推定ステップと、配線の経路を決定する配線ステップと、を有し、配線混雑推定ステップを配線ステップの前に行う。 （もっと読む）

【課題】実際に製造したウエハに発生しているフェイルビットの分布に基づき、必要な冗長線の本数を評価して、適正な冗長線設計が容易に可能な技術を提供する。
【解決手段】半導体メモリ製品のテスト結果を蓄えるデータベースと、テスト結果を解析する計算機とからなる冗長線所要量算出システムにおいて、計算機は、データベースからデータを検索するデータ検索機能部１１１と、チップ上のフェイルビットを救済するのに必要な冗長線の総本数を求め、この必要な冗長線の本数の内訳として、ロウ／カラムそれぞれどちらの方向の冗長線を割り当てるかを決定し、ウエハ上の各チップにおいて、救済に必要な冗長線の総本数、ロウ／カラムそれぞれの方向に割り当てられた冗長線の本数を集計するための冗長線所要量計算機能部１１４とを有し、冗長線所要量計算機能部１１４の処理結果を表示する。 （もっと読む）

【課題】
解析処理のなされたＬＳＩに対し、ＥＭＩ発生個所の特定を可能にし、効率的な対策を行う。
【解決手段】高さ方向の長さの等しい複数のセルが配置されたセルラインであって、前記セルラインはグランド配線および電源配線により挟まれるセルライン構造において、互いに隣接する２つのセルライン間にグランド配線または電源配線のみが存在する領域と互いに隣接する２つのセルライン間にグランド配線および電源配線がともに存在する領域が存在することを特徴とする。
する工程とを含むことを特徴とする。 （もっと読む）

【課題】設計者が論理を把握しやすいように、クロック回路を画面に表示する。
【解決手段】クロック回路を画面に表示するときには、クロック回路から論理を変更することなくバッファおよびインバータを除去した回路を表示する。この表示用回路は、クロック回路から、論理を変更しないバッファと、クロック経路を配線の分岐点で分割した場合に、各区間のクロック経路上に存在するインバータの組とを除去する第１の方法、あるいは、クロック回路に対して複数のクロック経路上に存在する論理素子を複写して追加し、論理を変更しないバッファと、論理を変更しないバッファ以外の論理素子間に存在するインバータの組とを除去し、複数のクロック経路上に同じ論理を実現する部分回路が存在する場合に重複した部分回路を除去する第２の方法により求められる。 （もっと読む）

【課題】 ＬＳＩのデザインデータから検出されたクリティカル・パスに関して、識別が容易な態様で複数のパスを同時に描画し表示する方法およびそのシステムを提供する。
【解決手段】 半導体集積回路のチップ上にセルが配置されたデザインデータとチップにおけるタイミング制約の情報に基づいて、クリティカル・パスを検出するクリティカル・パス検出部１３と、このクリティカル・パス検出部１３により検出されたクリティカル・パスのうち、経路の一定以上の区間が共通するパスである互いに類似するパスを１本のパスで代表させて代表クリティカル・パスを抽出する代表クリティカル・パス抽出部１４と、この代表クリティカル・パス抽出部１４により抽出された代表クリティカル・パスを、各代表クリティカル・パスに類似する他のクリティカル・パスの情報を反映させて描画する代表クリティカル・パス画像生成部１５とを備える。
（もっと読む）