【課題】入出力ボンディングワイヤ若しくは入出力伝送線路のインダクタンス分布を調整して、信号位相を同相化し、利得および出力電力を向上させ、かつ各ＦＥＴセルのアンバランス動作による発振を抑制する。
【解決手段】ゲート端子電極Ｇ１〜Ｇ１０、ソース端子電極Ｓ１〜Ｓ１１およびドレイン端子電極Ｄを有するＦＥＴ２４と、ＦＥＴに隣接する入力回路パターン１７，出力回路パターン１８と、ゲート端子電極Ｇ１〜Ｇ１０と入力回路パターン１７とを接続する複数の入力ボンディングワイヤ１２，１２Ｌと、ドレイン端子電極Ｄと出力回路パターン１８とを接続する複数の出力ボンディングワイヤ１４，１４Ｌとを備え、複数の入力ボンディングワイヤ１２，１２Ｌのインダクタンス分布を調整して、入力信号の位相を同相化し、かつ複数の出力ボンディングワイヤ１４，１４Ｌのインダクタンス分布を調整して、出力信号の位相を同相化した高周波半導体装置２５。 （もっと読む）

【課題】バイポーラおよびＭＯＳ、受動素子を含む集積回路の製造方法において、ＭＯＳ、受動素子を絶縁膜で覆った後に、バイポーラのベース以降の工程を行うことを特徴とする半導体装置を提供する。
【解決手段】基板にバイポーラ・トランジスタの能動領域及びＭＯＳ素子の能動領域４１を形成し、能動領域の周りに水平面において絶縁領域８１を形成し、ＭＯＳ素子の能動領域上にＭＯＳゲート領域１１１、１１２を形成し、ＭＯＳゲート領域及びトランジスタの能動領域４１上に絶縁材料層１４１を形成し、絶縁層１４１の残りの部分がバイポーラ・トランジスタの能動領域を部分的に覆うように、絶縁層１４１に開口１４３を形成することにより、トランジスタの能動領域内にベース領域を画定する。絶縁層１４１は、ＭＯＳゲート領域上に残り、後続の製造工程の間ＭＯＳゲート領域を密閉及び保護する。 （もっと読む）

【課題】応答性に優れ、瞬間的な動作や過大入力がある場合においてもダイオード素子の順方向動作時の損失増加や過剰電流による絶縁ゲートトランジスタ素子の破壊を防止できる小型の半導体装置を提供する。
【解決手段】絶縁ゲートトランジスタ素子２１とダイオード素子２２とが同じ半導体基板に形成され、絶縁ゲートトランジスタ素子２１とダイオード素子２２が逆並列に接続されてなる半導体装置６０であって、ダイオード素子２２に電流が流れた場合に、絶縁ゲートトランジスタ素子２１のゲート（Ｇ）端子の電位を下げて、該絶縁ゲートトランジスタ素子２１のゲートをオフする第１制御トランジスタ素子ＳＴ１が、前記半導体基板に形成されてなる半導体装置６０とする。 （もっと読む）

【課題】耐性の低下を抑制するとともに、誤作動を抑制することができる半導体装置を提供すること。
【解決手段】本実施形態の半導体装置１は、一対のトランジスタＱ１，Ｑ２が形成された第一導電型の半導体基板１３を有する。各トランジスタＱ１，Ｑ２は、半導体基板１３中に形成された第二導電型のコレクタ領域１０１と、このコレクタ領域１０１内に形成された第一導電型のベース領域１０２と、前記ベース領域１０２内に形成された第二導電型のエミッタ領域１０３とを有している。各トランジスタＱ１，Ｑ２の各コレクタ領域１０１は、離間配置されるとともに、各トランジスタＱ１，Ｑ２のコレクタ領域１０１間には、第一導電型の第一領域１１が形成されている。各トランジスタＱ１，Ｑ２のコレクタ領域１０１の下部同士は、半導体基板１３内に形成された第二導電型の埋め込み層１２により接続されている。 （もっと読む）

【課題】半導体チップに複数の半導体素子が形成されている半導体装置において、従来の半導体装置と比較して、半導体チップの面積を縮小できる半導体装置を提供する。
【解決手段】半導体チップの表面に平行な面方向において、パワー素子領域ａよりも領域が狭い制御回路素子領域ｂがパワー素子領域ａと完全に重複するように、半導体チップの内部に、絶縁分離されたパワー素子領域ａを有する第１のＳＯＩ層４と、絶縁分離された制御回路素子領域ｂを有する第２のＳＯＩ層７とを、半導体チップの表面に垂直な方向に並んで配置させる。 （もっと読む）

【課題】高周波特性の良好な差動増幅回路を提供する。
【解決手段】半導体チップ上に再配線層が形成されるチップサイズパッケージを備える半導体基板上に形成する差動増幅回路において、差動対をトランジスタＱ１とトランジスタＱ２により構成し、ペアのトランジスタＱ１，Ｑ２のエミッタを夫々別のボンディングパッド２０１，２０２及びＣＳＰ出力端子２０５，２０６に接続して接地することにより、エミッタ部での共通インピーダンスを無くすようにする。 （もっと読む）

【課題】ＨＢＴ、ＨＥＭＴという異種類のトランジスタを、極めて小さい接続抵抗の下で接続した構成を持つ化合物半導体エピタキシャルウェハを提供すること。
【解決手段】同一ウェハ内で、一単位のＨＢＴエピタキシャル層（ＨＢＴ構造４０）の上に一単位のＨＥＭＴエピタキシャル層（ＨＥＭＴ構造５０）を積層した構造とする。 （もっと読む）