【課題】コイル状のアンテナ部の内部に、占有面積が大きい導電層が設けられていると、電源を安定して供給することが困難になっていた。
【解決手段】記憶回路部とコイル状のアンテナ部とを積層して配置することにより、記憶回路部が含む占有面積の大きい導電層に電流が流れてしまうことを防止することができ、省電力化を図ることができる。また、記憶回路部とコイル状のアンテナ部とを積層して配置することにより、スペースを有効に利用することができる。従って、半導体装置の小型化を実現することができる。 （もっと読む）

【課題】不揮発性であって、作製が簡単であり、追記が可能な記憶回路を有する半導体装置の提供を課題とする。
【解決手段】本発明の半導体装置は、複数のトランジスタと、前記トランジスタのソース配線又はドレイン配線として機能する導電層と、前記複数のトランジスタのうちの１つの上に設けられた記憶素子及びアンテナとして機能する導電層とを有し、前記記憶素子は、第１の導電層と、有機化合物層又は相変化層と、第２の導電層とが順に積層された素子であり、アンテナとして機能する前記導電層と前記複数のトランジスタのソース配線又はドレイン配線として機能する導電層とは、同じ層上に設けられていることを特徴とする。 （もっと読む）

【課題】透明酸化物膜を用いた半導体デバイスや回路を提供する。
【解決手段】電子キャリア濃度が１０^１５／ｃｍ^３以上、１０^１８／ｃｍ^３未満である、Ｉｎ―Ｚｎ―Ｇａ酸化物、Ｉｎ―Ｚｎ―Ｇａ―Ｍｇ酸化物、Ｉｎ―Ｚｎ酸化物、Ｉｎ―Ｓｎ酸化物、Ｓｎ−Ｉｎ−Ｚｎ酸化物、Ｉｎ酸化物、Ｚｎ―Ｇａ酸化物、及びＩｎ―Ｇａ酸化物のうちのいずれかである非晶質酸化物を、Ｎ型半導体として用いたＮ型ＴＦＴを含む回路を構成要素としており、前記Ｎ型ＴＦＴは、ゲート電圧無印加時のソース−ドレイン端子間の電流が１０マイクロアンペア未満であり、電界効果移動度が１ｃｍ^２／（Ｖ・秒）超であることを特徴とする集積回路。 （もっと読む）

【課題】ＤＲＡＭの回路規模や信号伝搬時間を抑制する。
【解決手段】半導体記憶装置には、不良なメモリセルのアドレスを記憶するためのヒューズ素子１２０が配列されるヒューズ領域１１６が形成される。ヒューズ領域１１６のまわりにはガードリング１１８が形成され、ガードリング１１８はパッシベーション膜１２４によって覆われる。ただし、ヒューズ領域１１６の上のパッシベーション膜１２４には開口部１２６が設けられる。ガードリング１１８は、第１層１２８の第１リング１３４、第２層１３０の第２リング１３６および第３層１３２の第３リング１３８とそれらを接続する第１接続リング１４２、第２接続リング１４４を含む。ここで、第２リング１３６の下に第１リング１３４の非形成領域が確保されるように、第１リング１３４を第２リング１３６の内側に配置する。 （もっと読む）

【課題】 省スペースによって従来よりも多くの論理回路及びヒューズブロックを設けることができる半導体記憶装置を提供する。
【解決手段】 ヒューズ露出窓を介して外部に露出して互いに並置された複数のヒューズ片を各々が含む複数のヒューズブロックがゲートアレイの近傍において縦列に配置され、電源配線と接地配線とが当該ヒューズ片の並置方向に沿って延在しており、ヒューズブロックの配置のために当該ゲートアレイの近傍のスペースを活用した半導体記憶装置。 （もっと読む）

【課題】製造時以外にデータの書き込みが可能であり、書き換えによる偽造を防止可能な半導体装置を提供することを目的とする。さらに、本発明は、単純な構造の有機メモリから構成される安価な半導体装置の提供を課題とする。
【解決手段】有機化合物層を有する有機素子にトランジスタを並列または直列に接続したメモリセルを構成し、そのメモリセルを直列または並列に接続することによって、ＮＡＮＤ型メモリまたはＮＯＲ型メモリを構成する。
前記有機素子は電流または電圧の印加、光の照射などで不可逆的にその電気特性を変化さ
せることができる。 （もっと読む）

【課題】不揮発性記憶素子にフューズ素子を用いた半導体集積回路において、目的とするデータと、検査データとしての目的とするデータの論理否定データとを記憶し、フューズ素子の不可逆性を利用することで、記憶回路と検証回路の回路規模をあまり大きくすることなく、またデータ検証の処理時間の増大を招くことなく、記憶データの信頼性と正真性を保証する。
【解決手段】記憶すべき情報を示す特定データを不可逆的に記憶する不揮発性記憶回路１００ａを有する半導体集積回路１００において、該不揮発性記憶回路１００ａを、該特定データの非反転データを記憶する第１の記憶回路１０１と、該特定データの反転データを記憶する第２の記憶回路１０２とを有する構成とした。 （もっと読む）

【課題】不揮発性であって、作製工程が簡単であり、追記が可能な記憶回路およびアンテ
ナを有する半導体装置及びその作製方法の提供を課題とし、さらに不本意な無線チップの
情報の書き換え防止や、無線チップ自体の偽造防止を図り、無線チップのセキュリティの
確保を課題とする。
【解決手段】無線通信信号により情報確認が可能なＩＣタグであり、且つ、ＩＣタグのメ
モリ（書き換え不可能なメモリ）の情報確認が光学読み取り装置でも可能とすることを特
徴とする。本発明のＩＣタグのメモリには情報確認が光学読み取り装置で可能な識別面を
有している。 （もっと読む）

【課題】本発明は、安価な半導体装置を提供することを課題とする。
【解決手段】本発明の半導体装置は、相変化メモリと、電磁波を交流の電気信号に変換するアンテナと、アンテナから供給される交流の電気信号を基に電源電位を生成し、生成した電源電位を相変化メモリに供給する電源回路を有する。相変化メモリは、第１の方向に延在するビット線、第１の方向と垂直な第２の方向に延在するワード線及びビット線とワード線の間に設けられた相変化層を有する。 （もっと読む）

【課題】不揮発性であって、作成が簡単であり、追記が可能な記憶回路を有する半導体装
置及びその作製方法の提供を課題とする。
【解決手段】一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有する半
導体装置及びその作製方法を提供する。また、不揮発性であり、作製が簡単であり、追記
が可能な記憶回路を有する半導体装置及びその作製方法を提供する。絶縁層上に設けられ
た複数の電界効果トランジスタと、複数の電界効果トランジスタ上に設けられた複数の記
憶素子とを有する。複数の電界効果トランジスタは、単結晶半導体層をチャネル部とした
電界効果トランジスタである。複数の記憶素子の各々は、第１の導電層と、有機化合物層
と、第２の導電層が順に積層された素子である。 （もっと読む）

【課題】製造時以外にデータの書き込みが可能であり、書き換えによる偽造を防止可能な半導体装置を提供することを目的とする。さらに、本発明は、単純な構造のメモリから構成される安価な半導体装置の提供を課題とする。
【解決手段】単結晶半導体基板上に形成された電界効果トランジスタと、電界効果トラン
ジスタの上に設けられた第１の導電層と、第１の導電層上に設けられた有機化合物層と、
有機化合物層上に設けられた第２の導電層とを有し、第１の導電層と有機化合物と前記第
２の導電層とで記憶素子を構成する。また、上記構成において、アンテナを具備すること
によって、非接触でデータの送受信が可能な半導体装置を提供することができる。 （もっと読む）

【課題】アンチヒューズ素子セットＡＦＳＥＴに含まれるデコーダ回路の数を抑制する。
【解決手段】アンチヒューズ素子セットＡＦＳＥＴのビット記憶回路ＢＭは、プログラム電圧が印加されたときに絶縁状態から導通状態へ変化する２つのアンチヒューズ素子ＡＦを含む。この２つのアンチヒューズ素子ＡＦの論理状態により、１ビット分のデータを表現する。２つのアンチヒューズ素子ＡＦは、１つのデコーダ回路１６０により一元的に制御される。データ記録に際しては、デコーダ回路１６０は２つのアンチヒューズ素子ＡＦを同時にプログラム電圧ライン１６ａ、１６ｂと接続することにより、２つのアンチヒューズ素子ＡＦを同時に絶縁破壊する。 （もっと読む）

【課題】不良アドレス１ビット分を一対のアンチヒューズ素子に記憶させる半導体装置において、一方のアンチヒューズ素子のみが不良品である場合であっても、不良品として検出できるようにする。
【解決手段】半導体装置１０は、それぞれハイレベル及びローレベルのうちのいずれか一方にある一対のアンチヒューズ素子５１Ａ，５１Ｂと、これらのうちの少なくとも一方がハイレベルにある場合と、両方がローレベルにある場合とで異なる論理情報を出力するオア回路５６と、これらの論理状態が互いに異なる場合と、互いに同一である場合とで異なる論理情報を出力するエクスクルーシブオア回路５８とを備えることを特徴とする。 （もっと読む）

【課題】高集積化が容易で製造コストが増加しないヒューズ回路を有する半導体装置の構造及びその製造方法、並びに、このようなヒューズの切断に適したレーザ装置を提供する。
【解決手段】下地基板１０上に形成されたブロック層１２と、ブロック層１２上に形成された絶縁膜１４と、絶縁膜１４上に形成されたヒューズ２２とにより半導体装置を構成する。ヒューズ２２の下層部にブロック層１２を設けることにより、レーザアブレーションによりヒューズを切断し、且つ、ブロック層１２によってレーザアブレーションを制御性よく停止することができる。 （もっと読む）

【課題】簡単な構成で多機能化を図った記憶回路を有する半導体装置を提供する。
【解決手段】複数のメモリセルのそれぞれは、第１と第２記憶ノードに交差接続された入力と出力がそれぞれ接続された第１と第２インバータ回路と、第１と第２記憶ノードと第１と第２入出力端子との間にそれぞれ設けられた第１、第２スイッチＭＯＳＦＥＴと、第１記憶ノードと第３記憶ノードの間に設けられた第３スイッチＭＯＳＦＥＴとを有する。第１と第２記憶ノードは、第１と第２入出力端子からの第１記憶情報が書き込み／読み出し可能にされる。第３記憶ノードは、第２記憶情報に対応して電源電圧又は接地電位が定常的に供給される。第３記憶ノードの記憶情報は、第３スイッチＭＯＳＦＥＴをオン状態にして第１、第２記憶ノードに伝えられる。第１、第２スイッチＭＯＳＦＥＴを介して第１と第２端子から読み出し可能にされる。 （もっと読む）

【課題】互いに独立した複数の回路を搭載した半導体装置において、回路毎に適切な電気的特性の調整を行うことができる半導体装置及び半導体装置の電気的特性の調整方法の提供。
【解決手段】互いに独立した第１の回路１０及び第２の回路を有し、前記第１の回路１０はパッケージング前に電気的特性が調整され、前記第２の回路２０はパッケージング後に電気的特性が調整される半導体装置６０であって、前記第１の回路１０は、レーザー切断により抵抗値が調整されるレーザーヒューズ３０を有し、前記第２の回路２０は、電気的溶断により抵抗値が調整される電気溶断式抵抗調整手段を有することを特徴とする。 （もっと読む）

本発明は、トンネル障壁を有する抵抗型記憶装置を提供する。トンネル障壁は、メモリ材料と接触しており、このメモリ材料は、書込み信号によって変化するメモリ特性を有する。トンネル障壁のパラメータへのトンネル抵抗の指数的な関係に基づいて、メモリ特性の変化はトンネル抵抗に強く介入し、そのことで、メモリ材料中に格納された情報を読み出すことができる。例えば固体電解質（イオン伝導体）が記憶層として適しており、そのイオンは、書込み信号によって、トンネル障壁との境界面に相対して移動することができる。しかしながら記憶層は、書込み信号によって、例えばこのトンネル障壁内に存在する金属膜の移動によってそのトンネル抵抗が変化する別のトンネル障壁などでもあり得る。本発明は、記憶装置内での情報の格納方法および読出し方法をも提供する。
（もっと読む）

【課題】円偏光発光特性を示す化合物半導体ナノ微粒子を提供する。
【解決手段】籠状タンパク質であるフェリチンのコア内で調整したＣｄＳが高い円偏光発光（ＣＰＬ）を示す。また、この円偏光発光（ＣＰＬ）の波長は、レーザ照射により調整することができ、これによりバイオナノテクノロジー分野における化合物半導体のナノ微粒子の利用として、ＷＯＲＭ(Write-Once Read-Many times)メモリの創成など利用可能となる。なお、籠状タンパク質は、空洞が形成されたタンパク質であり、アポフェリチンなどのフェリチンタンパク質ファミリーやその組み換え体を用いることができる。 （もっと読む）

【課題】ヒューズ配線部の開口工程において、ヒューズ配線にダメージを与えて誤切断してしまうことを防ぐ。
【解決手段】ヒューズ配線６上の開口部１７下にて、ＳｉＣＮ膜からなる保護膜１１とプラズマＣＶＤ法によって成膜された窒化シリコン膜または酸化シリコン膜からなる保護膜１８とが積層された構造を形成することにより、ヒューズ配線６上のシード膜２３およびバリア導電膜２２をウエットエッチングする際の洗浄液のヒューズ配線６への浸入を保護膜１８にて防ぐ。 （もっと読む）

【課題】素子パターン寸法が微細化されたときでも、ヒューズ層を適切に、かつ、容易に切断することができ、生産性を向上させることが可能な半導体装置、及びその製造方法を提供する。
【解決手段】絶縁膜２と、絶縁膜２上で所定の間隔をおいて互いに平行に形成されるとともに、レーザー光が照射されることによって切断可能に各々構成された複数のヒューズ層４を備えた半導体集積回路装置（半導体装置）１であって、絶縁膜２において、複数の各ヒューズ層４における、レーザー光が照射される照射部分の少なくとも下方に凹部２ｂを形成し、この凹部２ｂを跨ぐように、複数の各ヒューズ層４を形成するとともに、当該凹部２ｂの上方に、凹部２ｂの形状に応じた凹み４ｄを各ヒューズ層４に形成する。 （もっと読む）