【課題】高記録密度及び低消費電力の情報記録再生装置を提案する。
【解決手段】実施形態に係わる情報記録再生装置は、記録層１２と、記録層１２に電圧を印加して記録層１２に相変化を発生させて情報を記録する記録回路とを備える。記録層１２は、少なくとも１種類の陽イオン元素と少なくとも1種類の陰イオン元素を有する化合物から構成され、陽イオン元素の少なくとも１種類は、電子が不完全に満たされたｄ軌道を有する遷移元素であり、隣接する陽イオン元素間の平均最短距離は、0.32nm以下である。記録層１２は、(i) A_xM_yX₄ (0≦x≦2.2、1.8≦y≦3)、(ii) A_xM_yX₃ (0≦x≦1.1、0.9≦y≦3)及び(iii) A_xM_yX₄ (0≦x≦1.1、0.9≦y≦3)のうちから選択される材料を備える。 （もっと読む）

【課題】好適な電界効果トランジスタ、その使用、およびその製造方法を提供すること。
【解決手段】窪み（７２）に沿ってドープチャネル領域が配置された半導体基板（１０）を有する、縦型電界効果トランジスタが説明される。「埋め込まれた」接続領域（１８、５４）は、半導体基板（１０）の表面に達する。第２の接続領域（１６）が、同一の表面の窪みの開口部の近傍内に配置される。好ましくは、分離窪み（７０、７４、７６）が、チャネル領域と導電性配線（５４）との間、および電界効果トランジスタと隣接する電気部品との間に製造される。電界効果トランジスタは優れた電気特性を有し、容易に製造される。 （もっと読む）

【課題】本発明は、ビットラインとストリング選択ラインとの交差領域に各々形成され、各々が基板上に垂直に多層構造で形成されたメモリセルを有するストリングを含む不揮発性メモリ装置のプログラム方法を提供する。
【解決手段】本発明のプログラム方法によると、シャドープログラム方式によってＹＺ平面の各層に属したメモリセルがマルチビットデータにプログラムされ、ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、ＹＺ平面の他層のメモリセルがプログラムされる前にＮ番目の層に対応するＸＺ平面の残りのメモリセルがプログラムされる。 （もっと読む）

【課題】薄膜トランジスタ（ＴＦＴ）のベースを利用して電荷を保存し、不揮発性メモリとする方法を提供する。
【解決手段】薄膜トランジスタ１０を利用し、そのうち薄膜トランジスタ１０は中間がベース２１、両端がそれぞれドレイン電極２２、ソース電極２３である半導体層２０を備え、絶縁表面３１を備えた基板３０上に設置され、ゲート電極絶縁層４１が前記半導体層２０上に設置され、ゲート電極４０がゲート電極絶縁層４１上に設置され、電子がゲート電極４０の電場作用下で、熱電子界放射により電子正孔対を形成し、電子正孔対がゲート電極４０の垂直電場により分離され、複数のキャリア（ｎチャネルでいうと正孔）が薄膜トランジスタ１０のベース２１に注入され、薄膜トランジスタ１０の閾値電圧の変化を引き起こし、書き込み動作が完了する。 （もっと読む）

【課題】高集積化され、動作速度が速い垂直ＮＡＮＤチャンネルとこれを含む不揮発性メモリー装置、及び垂直ＮＡＮＤメモリー装置を提供する。
【解決手段】本発明の不揮発性メモリー装置は、単一の上部選択ゲートライン又は単一の下部選択ゲートラインに電気的に結合された複数の直に隣接するオフセット垂直ＮＡＮＤチャンネルを有する。 （もっと読む）

【課題】エッチングストッパ膜を有し、配線間容量の増大を抑制可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体基板１１と、半導体基板１１の表面上部に配設された層間絶縁膜２９と、層間絶縁膜２９に埋め込まれ、半導体基板１１に対向する上面が層間絶縁膜２９の上面と面一に配設され、互いに離間して配置された複数のビアプラグ３１と、層間絶縁膜２９及びビアプラグ３１の表面上部に配設された層間絶縁膜３９と、層間絶縁膜３９によって分離され、ビアプラグ３１と接続され、ビアプラグ３１に対向する上面が層間絶縁膜３９の上面と面一に配設され、層間絶縁膜３９を挟んで相対向する側面に、層間絶縁膜２９の側から順に、層間絶縁膜２９とはエッチング性が異なり且つ層間絶縁膜３９より比誘電率の高い側壁絶縁膜３５、及び側壁絶縁膜３５とはエッチング性が異なる側壁絶縁膜３７を有する複数の第２配線３３とを備える。 （もっと読む）

【課題】電気的性能及び耐プロセス性能が優れた不揮発性記憶素子、その製造方法及び不揮発性記憶装置を提供する。
【解決手段】セリウムと、３価を取り得る金属元素であってセリウムとは異なる金属元素と、を含む蛍石型構造の酸化物を含み、印加される電圧及び通電される電流の少なくともいずれかによって互いに異なる抵抗を有する複数の状態の間を遷移可能な記録層を備えたことを特徴とする不揮発性記憶素子が提供される。また、上記の不揮発性記憶素子と、前記不揮発性記憶素子の前記記録層への電圧の印加、及び、前記記録層への電流の通電、の少なくともいずれかによって、前記記録層を前記互いに異なる抵抗を有する複数の状態の間を遷移させて情報を記録する駆動部と、を備えたことを特徴とする不揮発性記憶装置が提供される。 （もっと読む）

【課題】複数のメモリセルレイヤーを有する半導体装置において、一部のメモリセルレイヤーが不良と判断されても、使用可能な半導体装置を提供する。
【解決手段】積層された複数のメモリセルレイヤーを有し、前記各メモリセルレイヤーは複数のブロックを有する、積層型メモリセルアレイと、
前記各メモリセルレイヤーが良メモリセルレイヤーか不良メモリセルレイヤーかのレイヤー良否情報を格納可能なレイヤー良否情報格納回路であって、予め決めた数以上の不良ブロックが存する前記メモリセルレイヤーを不良メモリセルレイヤーとして、それ以外のメモリセルレイヤーを良メモリセルレイヤーとして、レイヤー良否情報を格納するレイヤー良否情報格納回路と、
外部から入力された外部入力アドレスが前記不良メモリセルレイヤーにおける前記ブロックに対応する場合には、前記外部入力アドレスをアドレス変換して、前記良メモリセルレイヤーにおける前記ブロックに対応させる、アドレス変換回路と、を備える。 （もっと読む）

【課題】容易にかつ低コストで従来のようなゲッタリング効果を得られるゲッタリングサイトを形成する半導体装置を得ることを目的とする。
【解決手段】本発明の一実施形態における半導体装置の製造方法は、（a）半導体基板１を準備する工程と、（b）半導体基板１の表面側からイオン注入し、半導体基板１の表層部にアモルファス層２を形成する工程と、（c）半導体基板１に熱処理を行ってアモルファス層２を再結晶化した再結晶層３を形成し、半導体基板１と再結晶層３との界面近傍に微少結晶欠陥４を形成する工程と、（d）再結晶層３に半導体素子５を形成する工程と、を備える。 （もっと読む）

【課題】電荷トラップの溜まりを防止して書き換え回数を増加させる。
【解決手段】メモリセルＭＣは、半導体基板１０と、この半導体基板上に形成された第１のゲート絶縁層１１と、半導体基板１０上に第1のゲート絶縁層１１を介して形成された浮遊ゲート１２と、この浮遊ゲート１２上に形成された第２のゲート絶縁層１３と、浮遊ゲート１２上に第２のゲート絶縁層１３を介して形成された制御ゲート１４とを有する。メモリセルアレイは、このメモリセルＭＣを、複数マトリクス状に配列することにより構成されている。第１のゲート絶縁層１１は第１の空洞層となっている。 （もっと読む）

【課題】ビアホールの位置が大きくシフトした場合でも、層間絶縁膜に形成されるボイドとの接触を確実に防止して、高い信頼性および高い歩留まりを確保できる半導体装置を提供する。
【解決手段】半導体装置は、層間絶縁膜と、層間絶縁膜の下側に配置された下側配線層と、層間絶縁膜の上側に配置された上側配線層と、層間絶縁膜を貫通して、下側配線層に属する配線と上側配線層に属する配線を電気接続するためのビアホールとを備える。下側配線層において、所定の方向に沿って延びる複数の配線ラインと、少なくとも２つの配線ラインの部分的連結によって形成され、ビアホールと接触するためのコンタクト領域とが設けられる。互いに隣接した配線ライン間に位置する層間絶縁膜には、ボイドが存在しており、一方、コンタクト領域におけるビアホールの接触部分と、コンタクト領域に隣接する配線ラインとの間に位置する層間絶縁膜にはボイドが存在していない。 （もっと読む）

【課題】消去されたセルのしきい値電圧分布を改善させるためにソフトプログラム段階を行う不揮発性メモリ装置のソフトプログラム方法を提供する。
【解決手段】不揮発性メモリ装置のソフトプログラム方法は、消去動作が実施されたメモリセルのしきい値電圧を一定レベルに上昇させるソフトプログラム段階と、各セルストリング別にしきい値電圧以上にプログラムされたセルがあるかを判断する検証段階と、上記検証結果、全体のセルストリングがしきい値電圧以上にプログラムされたセルを一つ以上含むまで上記ソフトプログラムを反復する段階を含む。 （もっと読む）

【課題】高記録密度及び低消費電力の不揮発の情報記録再生装置を提供する。
【解決手段】本発明の例に関わる情報記録再生装置は、記録層と、前記記録層に電圧を印加して前記記録層に相変化を発生させて情報を記録する手段とを具備し、前記記録層は、少なくとも、化学式１：A_xM_yX₄ (0.１≦x≦2.2、1.5≦y≦2)で表されるスピネル構造を有する第１化合物を含むように構成されることを特徴とする。但し、Aは、Zn, Cd, Hgのグループから選択される少なくとも1種類の元素であり、Mは、Cr, Mo, W, Mn, Reのグループから選択される少なくとも１種類の遷移元素であり、Xは、Oである。 （もっと読む）

集積回路デバイス（１００）は、使用に応じた性能劣化（例えば、フラッシュメモリセルのトンネル酸化物内で蓄積された欠陥、又は、電荷蓄積層内でトラップされた電荷）を示す構造（１０４）と、構造に近接して配置され、劣化を反転する温度に構造を加熱する加熱回路（１０１）とを備える。メモリデバイスのワード線又はビット線を加熱素子（１０７）として使用する。 （もっと読む）

【課題】余分なインターフェース回路等を必要とせず、記憶情報を光学的に設定して電気的に書き込むことができる不揮発性メモリ回路および装置を提供する。
【解決手段】第１のインバータ２１および第２のインバータ２２からなるフリップフロップ２０と、前記フリップフロップの非反転出力端子Ｃと接地線ＧＮＤとの間に接続された第１のＭＩＳ型トランジスタ１１と、前記フリップフロップの反転出力端子Ｃ＿と前記接地線との間に接続された第２のＭＩＳ型トランジスタ１２と、前記第１のＭＩＳ型トランジスタおよび第２のＭＩＳ型トランジスタのゲートに接続された書込ワード線ＷＬＷとを備えた不揮発性メモリ回路であって、前記フリップフロップの前記非反転出力端子と前記接地線との間に接続された第１のフォトダイオード４１と、前記フリップフロップの前記反転出力端子と前記接地線との間に接続された第２のフォトダイオード４２とを有する。 （もっと読む）

【課題】半導体基板上に形成されるゲート構造物を備える不揮発性メモリ素子を提供する。
【解決手段】ゲート構造物は、半導体基板上の第１絶縁膜220と、第１絶縁膜上に形成され、電荷保存のためのストレージノード230と、ストレージノード上の第２絶縁膜240と、第２絶縁膜上の第３絶縁膜250と、第３絶縁膜上の制御ゲート電極260と、を備え、第２絶縁膜と第３絶縁膜のうち少なくとも一つ以上の誘電定数は第１絶縁膜の誘電定数より大きい。 （もっと読む）

【課題】不揮発性であって、作製が簡単であり、追記が可能な記憶装置および半導体装置を安価で提供することを課題とする。
【解決手段】基板上に設けられた、第１のトランジスタと第２のトランジスタとを含む素子形成層と、素子形成層上に設けられた記憶素子と、記憶素子の上方に設けられたセンサ部とを有し、記憶素子は、第１の導電層と有機化合物層と第２の導電層との積層構造を有し、第１の導電層と第１のトランジスタとが電気的に接続され、センサ部と第２のトランジスタが電気的に接続されるように設ける。 （もっと読む）