【課題】専有面積が小さく、高集積化、大記憶容量化が可能な半導体装置を提供する。
【解決手段】第１の制御ゲート、第２の制御ゲート及び記憶ゲートを有するトランジスタを用いる。記憶ゲートを導電体化させ、該記憶ゲートに特定の電位を供給した後、該記憶ゲートを絶縁体化させて電位を保持させる。情報の書き込みは、第１及び第２の制御ゲートの電位を記憶ゲートを導電体化させる電位とし、記憶ゲートに記憶させる情報の電位を供給し、第１及び第２の制御ゲートの電位を記憶ゲートを絶縁体化させる電位とすることで行う。情報の読み出しは、第２の制御ゲートの電位を記憶ゲートを絶縁体化させる電位とし、トランジスタのソースまたはドレインの一方と接続された読み出し信号線に電位を供給し、その後、第１の制御ゲートに読み出し用の電位を供給し、ソースまたはドレインの他方と接続されたビット線の電位を検出することで行う。 （もっと読む）

【課題】昇圧の際の消費電流を削減する。
【解決手段】チャージポンプ回路１４が、クロックジェネレータ１２から出力されたクロック信号ＣＬＫ、ＣＬＫＢに同期して動作し、電源電圧Ｖｃｃを昇圧した昇圧電圧Ｖｐｐを出力し、昇圧電圧の電圧値がリミッタ回路１６に設定された設定電圧値Ｖｔｎを超えた場合に、リミッタ回路１６が導通して昇圧電圧Ｖｐｐが設定電圧値Ｖｔｎを超えないように制限し、電流検出回路１８が、リミッタ回路１６を流れる電流Ｖｐｐｉが設定電流値を超えている期間、クロック信号ＣＬＫ、ＣＬＫＢの出力を停止するためのローレベルの停止信号ＣＬＫＥＮをクロックジェネレータ１２へ出力する。 （もっと読む）

【課題】少バイト単位の書き込みを実現するメモリアレイ構成において、ディスターブ回数を緩和しながらメモリゲートドライバ数を削減する。
【解決手段】メモリアレイ１１は、複数のサブアレイ１７、ＭＧトランスファ１８、ＳＬドライバ１９、およびＣＧドライバ２０から構成されている。サブアレイ１７は、複数のメモリゲート線、コントロールゲート線、ソース線、およびビット線ＢＬを有し、これら各線の交差する部分にメモリセルＭＣがそれぞれ配置される。コントロールゲート線、ＣＧドライバ２０、ソース線、およびＳＬドライバ１９は、サブアレイ１７に共通に設置されるが、メモリゲート線とＭＧバッファ回路２１とは、サブアレイ１７毎に設置される。これにより、メモリアレイ１１の回路規模を増大させることなく、書き込み単位を少なくし、ディスターブによる影響を減少させる。 （もっと読む）

【課題】高記録密度及び低消費電力の不揮発の情報記録再生装置を提供する。
【解決手段】本発明の例に関わる情報記録再生装置は、記録層と、前記記録層に電圧を印加して前記記録層に相変化を発生させて情報を記録する手段とを具備し、前記記録層は、少なくとも、化学式１：A_xM_yX₄ (0.１≦x≦2.2、1.5≦y≦2)で表されるスピネル構造を有する第１化合物を含むように構成されることを特徴とする。但し、Aは、Zn, Cd, Hgのグループから選択される少なくとも1種類の元素であり、Mは、Cr, Mo, W, Mn, Reのグループから選択される少なくとも１種類の遷移元素であり、Xは、Oである。 （もっと読む）