【課題】強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い（例えばメモリウインドウの幅が狭くなり易い）という問題をはじめとして、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題が解決された強誘電体ゲート薄膜トランジスターを提供する。
【解決手段】強誘電体ゲート薄膜トランジスター２０は、チャネル層２８と、チャネル層２８の導通状態を制御するゲート電極層２２と、チャネル層２８とゲート電極層２２との間に配置された強誘電体層からなるゲート絶縁層２５とを備え、ゲート絶縁層（強誘電体層）２５は、ＰＺＴ層２３と、ＢＬＴ層２４（Ｐｂ拡散防止層）とが積層された構造を有し、チャネル層２８（酸化物導電体層）は、ゲート絶縁層（強誘電体層）２５におけるＢＬＴ層（Ｐｂ拡散防止層）２４側の面に配置されている。 （もっと読む）

【課題】無電源で加わった衝撃を検知し、記録することができ、しかも小型化を図り得る衝撃検知・記録装置を提供する。
【解決手段】衝撃検知・記録装置１は、衝撃による機械的エネルギーを電気エネルギーに変換し出力する圧電素子４を有する衝撃センサ２に並列に強誘電体メモリ３が接続されており、強誘電体メモリ３が、強誘電体層を介して対向する第１，第２の電極を有し、強誘電体メモリ３が衝撃が加わった際に圧電素子が変位する部分以外の衝撃センサ部分に一体化されている。 （もっと読む）

【課題】良好な電気的特性が得られる不揮発性記憶素子及びその製造方法を提供する。
【解決手段】第１の配線１０３と、第１の配線１０３上に形成され、第１の配線１０３に接続される第１のプラグ１０７及び第２のプラグ１０８と、第１電極１０９、第２電極１１３、及び抵抗変化層１１２を有し、第１のプラグ１０７上に形成され、第１電極１０９が第１のプラグ１０７と電気的に接続されている抵抗変化素子１１４と、抵抗変化素子１１４上に形成され、第２電極１１３と電気的に接続されている第２の配線１１９と、第２のプラグ１０８上に形成され、第２のプラグ１０８と電気的に接続されている第３の配線１２１とを備え、第１のプラグ１０７の上面と第２のプラグ１０８の上面とが略同一平面内に形成され、かつ第２の配線１１９の上面と第３の配線１２１の上面とが略同一平面内に形成されている。 （もっと読む）

【課題】主成分として有害物質鉛元素を含まずに、強誘電性を示しかつ外部磁場によって分極の大きさを制御可能な新規なマンガン酸化物、およびそのメモリへの利用を提供する。
【解決手段】マンガン酸化物は、ペロブスカイト構造を有する、式（１）Ｓｒ_１−ｘＢａ_ｘＭｎＯ_３（１≧ｘ＞０．４）・・・（１）で表されるマンガン酸化物である。単位格子１の対称中心には磁性イオンであるＭｎイオン３が存在する。単位格子１の対称中心をＭｎサイトとする。単位格子１が有する８個の頂点には、ＳｒイオンおよびＢａイオンのうちいずれか一方が存在している。単位格子１が有する頂点をＳｒサイト２とする。単位格子１が有する６面の面心には、Ｏイオン４が存在する。 （もっと読む）

【課題】結晶粒のサイズを制御し、誘電体膜を貫通する結晶粒界やクラックの発生を抑制することによって、リーク電流の少ない高性能のキャパシタを提供する。
【解決手段】電極３，５の間に誘電体膜４が挟持されてなるキャパシタであって、誘電体膜４は、アルカリ土類金属と遷移金属との酸化物に、アルカリ土類金属の炭酸塩を０．１〜１０ｍｏｌ％の範囲で含む。 （もっと読む）

【課題】マスクパターンの疎密に起因する強誘電体素子の特性ばらつきを適切に低減することが可能なデータ保持装置及び、これを用いた論理演算回路の提供。
【解決手段】データ保持装置において、不揮発性記憶部に含まれる複数の強誘電体素子Ｘ（素子幅ｍ）は、各々よりも素子幅の小さいダミー素子Ｙ（素子幅ｎ、ただしｎ＜ｍ）によって包囲されている。これによってマスクパターンの疎密に起因するエッチングのローディング効果を抑制する事が可能となる。 （もっと読む）

【課題】実動作キャパシタとダミーキャパシタとが形成された半導体装置において、水素・水分、不均一なストレスによる実動作キャパシタの性能劣化を抑制し、ＦｅＲＡＭの寿命特性を向上する。
【解決手段】半導体基板１０上の実動作キャパシタ部２６の下部電極３０と強誘電体膜３２と上部電極３４を有する複数の実動作キャパシタ３６ａと、半導体基板１０上の実動作キャパシタ部２６の外側のダミーキャパシタ部２８の下部電極３０と強誘電体膜３２と上部電極３４を有する複数のダミーキャパシタ３６ｂと、複数の実動作キャパシタ３６ａ上の複数の配線４０と、複数のダミーキャパシタ３６ｂ上の配線４０を有し、ダミーキャパシタ３６ｂのピッチの実動作キャパシタ３６ａのピッチに対する比は、０．９〜１．１の範囲にあり、ダミーキャパシタ３６ｂ上の配線４０のピッチの実動作キャパシタ３６ａ上の配線４０のピッチに対する比は、０．９〜１．１の範囲にある。 （もっと読む）

【課題】タグ、ラベル又はパッケージの印刷プロセス、あるいは、パッケージング・プロセス自体に容易に採用できる再書き込み可能な不揮発性メモリ・デバイスを作製する簡易で安価な方法を提供する。
【解決手段】ａ）第１の印刷手段を用いて絶縁性基板上に第１の印刷インクで第１の電極層を印刷し、それによって第１の組の電極を形成するためと、ｂ）第２の印刷手段を用いて第１の電極層上に第２の印刷インクでメモリ材料のパターニングされた、あるいは、パターニングされていない層を印刷し、ｃ）第３の印刷手段を用いてメモリ層上に第３の印刷インクで第２の電極層を印刷し、それによって第２の組の電極を形成するための連続した工程を含み、それら単独又は組合せのいずれかで実行される作製方法を提供する。 （もっと読む）

【課題】強誘電体と電極との間のエッチング選択性を高め、強誘電体を高精度にエッチングすることができる誘電体デバイスの製造方法及びエッチング方法を提供する。
【解決手段】金属からなる第１の電極層２の上に酸化物からなる誘電体層３を形成し、誘電体層３の上にエッチングマスク４を形成し、ＣＨＦ_３を含むエッチングガスのプラズマによってエッチングマスク４を介して誘電体層３をエッチングすることで、前記第１の電極層２を露出させる。 （もっと読む）

【課題】表面を有する基材アセンブリを提供し、この表面の少なくとも一部の上にバリアー層を提供することを含む、集積回路の製造で使用する方法を提供する。
【解決手段】バリアー層１４は、白金（ｘ）：ルテニウム（１−ｘ）合金でできており、ここでｘは約０．６０〜約０．９９５、好ましくはｘは約０．９０〜０．９８である。バリアー層１４は、化学気相堆積によって作ることができ、バリアー層１４を形成する表面の少なくとも一部は、ケイ素含有表面でよい。この方法は、キャパシター、蓄積セル、接触ライニング等の製造で使用する。 （もっと読む）

【課題】ワード線を昇圧せずにセル内のノードを電源電圧に駆動する。
【解決手段】強誘電体メモリは，複数のワード線と複数のプレート線と複数のビット線対と複数のチャージ線とメモリセルとを有する。メモリセルは，ワード線にゲートが接続されビット線対に第一のソース・ドレインがそれぞれ接続された一対の第一導電型MOSFETと，一対の第一導電型MOSFETの第二のソース・ドレインとプレート線との間にそれぞれ設けられた一対の強誘電体キャパシタと，一対の強誘電体キャパシタとチャージ線との間に設けられゲートとドレインとが交差接続された一対の第二導電型MOSFETとをそれぞれ有する。そして，チャージ線駆動回路は，読み出し動作時および書き込み動作時にチャージ線を電源電圧に駆動する。 （もっと読む）

【課題】セルデータ読み出しのシグナルマージンを向上させることができる強誘電体メモリおよびその制御方法を実現する。
【解決手段】本発明の実施形態における強誘電体メモリは、セルキャパシタとセルトランジスタとが並列接続された複数のメモリセルと、隣り合う２つのメモリセルにおいてセルキャパシタの下部電極同士または上部電極同士が接続されるよう複数のメモリセルが直列に接続されて、その一端がビット線（/ＢＬ、ＢＬ）に接続され、他端がプレート線（/ＰＬ０、ＰＬ０）に接続されたセルブロック（ＭＢ０、ＭＢ１）と、下部電極がプレート線（/ＰＬ０、ＰＬ０）に電気的に接続される場合と、上部電極がプレート線（/ＰＬ０、ＰＬ０）に電気的に接続される場合とでセルキャパシタの電極間にかかる電界が同じ方向に印加されるようにプレート線（/ＰＬ０、ＰＬ０）およびビット線（/ＢＬ、ＢＬ）を制御する制御回路１１および１２を有する。 （もっと読む）

【課題】キャパシタ膜の薄膜化を図るも、リーク電流の増加を抑止しつつ大きな分極反転量を確保し、薄いキャパシタ膜を有する信頼性の高いキャパシタ構造を備えた半導体装置を実現する。
【解決手段】ＦｅＲＡＭの強誘電体キャパシタ構造を形成するに際して、下部電極膜を形成し（ステップＳ１）、第１の強誘電体膜を形成し（ステップＳ２）、第１の熱処理で第１の強誘電体膜を結晶化し（ステップＳ３）、第１の強誘電体膜上にアモルファス状態の第２の強誘電体膜を形成し（ステップＳ４）、第２の強誘電体膜上にアモルファス状態のＳＲＯ膜を形成し（ステップＳ５）、ＳＲＯ膜上に第１の上部電極膜を形成し（ステップＳ６）、第２の熱処理で第２の強誘電体膜及びＳＲＯ膜を結晶化する（ステップＳ７）。 （もっと読む）

【課題】
低い電源電圧でも動作可能な論理回路を提供する。
【解決手段】
論理回路は，電源電圧側に接続された第１導電型の第１のMOSFETと，基準電圧側に接続されゲートに入力信号が供給される第１導電型の第２のMOSFETと，第１，第２のMOSFETの電流端子の接続ノードに接続された出力端子と，第１のMOSFETのゲートとソース間に設けられたカップリングキャパシタと，第１のMOSFETのゲートと電源電圧との間に設けられた抵抗とを有する。 （もっと読む）

【課題】寿命信頼性を向上し得る、強誘電体薄膜及び該強誘電体薄膜を用いた薄膜キャパシタを提供する。
【解決手段】（Ｐｂ_xＬａ_y）（Ｚｒ_zＴｉ_(1-z)）Ｏ₃（式中、０．９＜ｘ＜１．３、０≦ｙ＜０．１、０≦ｚ＜０．９）で示される複合金属酸化物に、Ｂｉ、Ｓｉ、Ｐｂ、Ｇｅ、Ｓｎ、Ａｌ、Ｇａ、Ｉｎ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｖ、Ｎｂ、Ｔａ、Ｓｃ、Ｙ、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｃｄ、Ｌｉ、Ｎａ、Ｋ、Ｐ、Ｂ、Ｃｅ、Ｎｄ、Ｓｍ及びＣｓからなる群より選ばれた１種或いは２種以上の元素から構成される金属酸化物がある一定の割合で混合した混合複合金属酸化物の形態をとる強誘電体薄膜が、２〜２３層の焼成層を積層して構成され、焼成層の厚さｔが４５〜５００ｎｍであり、焼成層中に存在する結晶粒の定方向最大径の平均ｘが２００〜５０００ｎｍであり、焼成層のいずれにおいても１．５ｔ＜ｘ＜２３ｔの関係を満たす。 （もっと読む）

【課題】経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供する。比抵抗の増大なしに信頼性の高い配線を有する半導体装置を提供する。
【解決手段】半導体基板表面上に形成された電極を含み、前記電極が、配向性を有する導電体層からなり、前記電極に加え、
下式
Ｍ１_xＭ２_1-x
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含むことを特徴とする。 （もっと読む）

【課題】簡便な手法で、従来の強誘電体薄膜よりも大幅に比誘電率を向上し得る、高容量密度の薄膜キャパシタ用途に適した強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜を提供する。
【解決手段】ＰＬＺＴなどの強誘電体薄膜を形成するための強誘電体薄膜形成用組成物であり、一般式：（Ｐｂ_xＬａ_y）（Ｚｒ_zＴｉ_(1-z)）Ｏ₃（式中０．９＜ｘ＜１．３、０≦ｙ＜０．１、０≦ｚ＜０．９）で示される複合金属酸化物Ａに、Ｂｉを含む複合金属酸化物Ｂが混合した混合複合金属酸化物の形態をとる薄膜を形成するための液状組成物であり、各原料が上記一般式で示される金属原子比を与えるような割合となるように、有機溶媒中に溶解している有機金属化合物溶液からなり、複合金属酸化物Ｂを構成するための原料が、ｎ−オクタン酸基がその酸素原子を介して金属元素と結合している化合物であることを特徴とする。 （もっと読む）

【課題】記憶素子の下にあるコンタクトプラグの上面の平坦性を改善し、信頼性の高い半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板と、半導体基板上に設けられた複数のスイッチングトランジスタと、隣接する２つのスイッチングトランジスタ間に埋め込まれ、該隣接する２つのスイッチングトランジスタの各ゲートから絶縁されかつ該隣接する２つのスイッチングトランジスタのソースまたはドレインに電気的に接続され、上面がスイッチングトランジスタの上面よりも高い位置にあるコンタクトプラグと、コンタクトプラグの上面上に設けられ、データを記憶する記憶素子と、記憶素子上に設けられた配線とを備えている。 （もっと読む）

【課題】ＭＩＭ構造の薄膜キャパシタにおいて、Ｐｔに代わる上部電極を用いた場合であっても、ＩＶ特性や信頼性を維持する。
【解決手段】薄膜キャパシタ１０は、基板１２上に、下部電極１４，誘電体層１６，上部電極１８を順次形成したＭＩＭ構造であり、上下の電極のうち、少なくとも上部電極１８が、窒化物と金属を積層した積層電極となっている。窒化物としては、Ｔａ，Ｔｉなどの高融点金属を含むことが好ましく、また、窒化物と積層される金属が、前記窒化物に含まれる金属と同じであることが好ましい。更に、窒化物がＳｉを含んでいてもよい。少なくとも上部電極１８に窒化物を含む積層電極を用いることで、Ｐｔ電極を用いる場合に必要だった特性回復のアニール処理の必要なく、同等のＩＶ特性を得られるとともに信頼性も向上する。また、誘電体層１６と上部電極１８の密着性が改善され、剥離が生じない。 （もっと読む）