【課題】メモリアレイの面積を不必要に増大させることなく、マスクパターンの孤密差に起因する特性ばらつきを低減する。
【解決手段】半導体記憶装置は、複数の要素ブロックＡ及びＢを含むメモリアレイと、メモリアレイの終端部に配置された要素ブロックＡに隣接して設けられるが実際には使用されないダミーブロックＤ１及びＤ２と、を有し、ダミーブロックＤ１及びＤ２のレイアウトパターンは、要素ブロックＡのレイアウトパターンの一部分のみである。 （もっと読む）

【課題】チャージポンプ等の高電圧生成部の回路面積を削減する。
【解決手段】半導体記憶装置は、ワードライン及びビットラインが接続されマトリクス状に配置された複数のメモリセル２１と、ワードラインを駆動する複数のワードラインドライバ２３ａ及び２３ｂ、電源電圧を昇圧して高電圧を生成するチャージポンプ１１と、複数のメモリセル２１のうちアクセスに関係のある箇所には高電圧が印加され、アクセスに関係のない箇所には電源電圧が印加されるように制御するＸ方向高電圧制御回路３１及びＹ方向高電圧制御回路３２とを備える。 （もっと読む）

【課題】上下電極間に有機化合物を設けて記憶素子を形成するが、有機化合物を含む層の
上に電極を形成した場合、電極の形成時の温度によっては有機化合物を含む層への影響が
あるため温度に制限がある。この温度の制限のため形成方法が限定され、希望通りの電極
を形成することができず、素子の微細化を阻害している問題があった。
【解決手段】絶縁表面を有する基板上に記憶素子及びスイッチング素子が配置された半導
体装置とし、前記素子は、同一平面に配置された第１の電極と第２の電極と有機化合物を
含む層とを有し、前記有機化合物を含む層は前記第１の電極と前記第２の電極との間に形
成され、電流は前記第１の電極から前記第２の電極へと流れ、前記第１の電極は、前記ス
イッチング素子と電気的に接続されている半導体装置である。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を提供する。
【解決手段】フローティングゲート電極を、掘り下げ領域に埋め込んで形成し、ドレイン領域内のトンネル領域と掘り下げ領域に埋め込まれて形成されたフローティングゲート電極の側面との間にトンネル絶縁膜を設ける。 （もっと読む）

【課題】論理回路の動作特性に優れた半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、多層配線層と、第１能動素子３ａ、容量素子１９および周辺回路を有する記憶回路２００と、第２能動素子３ｂを有する論理回路１００と、記憶回路領域２００に形成されており、能動素子３ａと容量素子１９とを電気的に接続する容量コンタクト１３ｃと、論理回路領域１００に形成されており、能動素子３ｂと第１配線８ａとを電気的に接続する接続コンタクト１３ａと、を備え、第１配線８ａは、容量素子１９が埋め込まれた配線層のうち最下層の配線層の層間絶縁膜７ａに位置しており、接続コンタクト１３ａは、容量コンタクト１３ｃと同一層に設けられており、第１配線８ａと接続コンタクト１３ａは、デュアルダマシン構造を有している。 （もっと読む）

【課題】電界効果トランジスタを備える半導体素子及びその製造方法を提供する。
【解決手段】半導体基板と、前記半導体基板上に形成され、第１活性領域の上面及び向き合う側面を経て伸張する第１ゲート電極を有する第１導電型の第１ＦＥＴ素子と、前記第１ＦＥＴ素子上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、第２活性領域の上面及び向き合う側面を経て伸張する第２ゲート電極を有する第２導電型の第２ＦＥＴ素子と、を備える。 （もっと読む）

【課題】 本発明は単一の半導体装置を構成する複数個のチップでヒューズ情報を伝送できる半導体装置に関することである。
【解決手段】半導体装置は信号伝送部及び信号受信部を含む。信号伝送部は第１チップに配置されて、伝送制御信号に同期してヒューズ情報を伝送する。信号受信部は第１チップ及び第２チップに各々配置されて、受信制御信号に同期して前記ヒューズ情報を受信する。 （もっと読む）

【課題】電気特性の変動が生じにくく、且つ電気特性の良好な半導体装置の作製方法を提供することである。
【解決手段】基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、酸化物半導体膜を形成し、第１の酸化物半導体膜を形成した後、加熱処理をして第２の酸化物半導体膜を形成し、第１の導電膜を形成し、厚さの異なる領域を有する第１のレジストマスクを形成し、第１のレジストマスクを用いて第２の酸化物半導体膜および第１の導電膜をエッチングして第３の酸化物半導体膜および第２の導電膜を形成し、第１のレジストマスクを縮小させて、第２のレジストマスクを形成し、第２のレジストマスクを用いて第２の導電膜の一部を選択的に除去することでソース電極およびドレイン電極を形成する半導体装置の作製方法である。 （もっと読む）

【課題】データ保持特性を向上させた不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、第１配線と第２配線との間に配置され、抵抗を変化させる可変抵抗素子を有するメモリセルを備える。メモリセルは、可変抵抗層、第１電極層、第２電極層、及び第１バリアハイト制御層を備える。可変抵抗層は、可変抵抗素子として機能する。可変抵抗層は、炭素（Ｃ）、珪素（Ｓｉ）、及び水素（Ｈ）を含み、又は炭素（Ｃ）、珪素（Ｓｉ）、及び水素（Ｈ）を含み且つ窒素（Ｎ）及び酸素（Ｏ）の少なくともいずれか一方を含む。第１電極層は、可変抵抗素子の一方の面側に設けられている。第２電極層は、可変抵抗素子の他方の面側に設けられている。第１バリアハイト制御層は、絶縁物からなり且つ可変抵抗層の一方の面と第１電極層との間に構成されている。 （もっと読む）

【課題】容量素子の容量の増大が実現される半導体装置を提供する。
【解決手段】半導体装置は、基板（半導体基板１）と、半導体基板１上に形成されており、配線および絶縁層により構成された配線層が複数積層された多層配線層と、平面視において、半導体基板１内の記憶回路領域に形成されており、多層配線層内に設けられた凹部４０内に埋め込まれた少なくとも１以上の容量素子１９および周辺回路を有する記憶回路２００と、平面視において、半導体基板１内の記憶回路領域とは異なる領域である論理回路領域に形成された論理回路１００と、当該凹部４０内において、下部電極１４、容量絶縁膜１５、及び上部電極１６から構成される前記容量素子１９上に積層している上部接続配線１８と、容量素子１９が埋め込まれている配線層のうち最上層に設けられた論理回路１００を構成する配線８ｂの上面に接するように設けられたキャップ層６ｃと、を備え、上部接続配線１８の上面３０とキャップ膜６ｃの上面３４とが、同一面を構成している。 （もっと読む）

【課題】新たな構造の半導体装置、及びその駆動方法を提供することを目的の一とする。
【解決手段】酸化物半導体を用いた書き込み用トランジスタ、該トランジスタと異なる半導体材料を用いた読み出し用のｐチャネル型トランジスタ及び容量素子を含む不揮発性のメモリセルを有する半導体装置を提供する。メモリセルへの書き込みは、書き込み用トランジスタをオン状態として、書き込み用トランジスタのソース電極と、容量素子の電極の一方と、読み出し用トランジスタのゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタをオフ状態として、ノードに所定量の電荷を保持させることで行う。また、保持期間において、メモリセルを選択状態とし、且つ、読み出し用トランジスタのソース電極およびドレイン電極を同電位とすることで、ノードに蓄積された電荷を保持する。 （もっと読む）

【課題】短チャネルでも動作するフローティングゲートを有する半導体メモリ装置を提供する。
【解決手段】フローティングゲート１０４に窒化インジウム、窒化亜鉛等の仕事関数が５．５電子ボルト以上の高仕事関数化合物半導体を用いる。このことにより、基板１０１とフローティングゲート１０４の間のフローティングゲート絶縁膜１０３のポテンシャル障壁が従来のものより高くなり、フローティングゲート絶縁膜１０３を薄くしても、トンネル効果による電荷の漏洩を低減できる。フローティングゲート絶縁膜１０３をより薄くできるのでチャネルをより短くできる。 （もっと読む）

【課題】ノイズによるデータ信号への影響を抑制する半導体記憶装置を提供する。
【解決手段】記憶回路を具備し、記憶回路は、それぞれが電界効果トランジスタであり、１個目の電界効果トランジスタ１１１ａ−１のソース及びドレインの一方にデジタルデータ信号が入力され、ｋ個目（ｋは２以上ｎ（ｎは２以上の自然数）以下の自然数）の電界効果トランジスタのソース及びドレインの一方がｋ−１個目の電界効果トランジスタのソース及びドレインの他方に電気的に接続されるｎ個の電界効果トランジスタと、それぞれ一対の電極を有し、ｍ個目（ｍはｎ以下の自然数）の容量素子の一対の電極の一方が、ｎ個の電界効果トランジスタのうち、ｍ個目の電界効果トランジスタのソース及びドレインの他方に電気的に接続され、少なくとも２つの容量素子における容量値が異なるｎ個の容量素子１１２ａー１〜１１２ａーｎとを備える。 （もっと読む）

【課題】液体ソースを気化して成膜処理に用いられる処理ガスを得るにあたり、気化量を安定させ、かつ処理ガス濃度を高めること。
【解決手段】液体ソースを貯留するための気化室３の天井部に面接触した状態で、毛細管現象により液体ソースが広がる繊維体からなる面状体４１を設ける。また、一端側が前記面状体４１に接続され、他端側が前記気化室３内の液体ソースに接触するように、前記液体ソースを毛細管現象により吸い上げて面状体４１に供給する吸い上げ部４２を設ける。気化室３を加熱することにより、面状体４１が加熱され、液体ソースが液面から気化すると共に、面状体４１の表面からも気化するので、処理ガス濃度を高めることができる。また、吸い上げ部４２のみが液体ソースに接触しているので、液面の高さ位置が変動しても、面状体への液体ソースの拡散状態に影響がなく、安定した気化量を確保することができる。 （もっと読む）

【課題】シェアードコンタクトの接触不良を防止して、半導体装置の製造歩留まりを向上させることのできる技術を提供する。
【解決手段】高密度版回路における電界効果トランジスタＴｒ３のゲート電極Ｇ３と電界効果トランジスタＴｒ４のゲート電極Ｇ４とのピッチは、高速版回路における電界効果トランジスタＴｒ１のゲート電極Ｇ１と電界効果トランジスタＴｒ２のゲート電極Ｇ２のピッチよりも小さいが、シェアードコンタクトホールＳＣが達する部分のゲート電極Ｇ３に切欠を設けることにより、シェアードコンタクトホールＳＣと不純物領域Ｓ／Ｄとの接触面積を広くする。 （もっと読む）

【課題】良好な電気特性及び信頼性を有する不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板と、半導体基板に形成された素子分離溝に埋め込まれた素子分離絶縁膜と、素子分離溝により所定間隔だけ隔てられ、且つ、半導体基板上に第１の絶縁膜と電荷蓄積膜とが順次積層されてなる積層構造の複数のメモリセルと、電荷蓄積膜と素子分離絶縁膜との上に形成された第２の絶縁膜と、第２の絶縁膜上に形成された制御電極膜とを有し、素子分離絶縁膜の上面は電荷蓄積膜の上面よりも低く、第２の絶縁膜は、電荷蓄積膜上のセル上部分と素子分離絶縁膜上のセル間部分とを備え、セル上部分の誘電率はセル間部分の誘電率よりも低い。 （もっと読む）

【課題】 占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることを目的とする。
【解決手段】 ドレイン領域内のトンネル領域と微細穴に埋め込まれる形で形成されたフローティングゲート電極の側面との間にはトンネル絶縁膜を設け、微細穴に接するドレイン領域の表面付近には、電気的にフローティング状態である第１導電型のトンネル防止領域を設けた。 （もっと読む）

【課題】所望の特性を維持しつつ強誘電体膜のより一層の薄膜化が可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の上方に形成された強誘電体キャパシタ６２は、下部電極４８と、強誘電体特性を備えた誘電体膜（強誘電体膜）５０と、上部電極６０とを有する。上部電極５０は、Ｉｒ等の導電材料を添加して導電性を付与した強誘電体材料により形成された導電体酸化物膜５２を備え、この導電体酸化物膜５２が誘電体膜５０に接している。これにより、誘電体膜５０と上部電極膜６０との間に常誘電体層が発生することが抑制され、所望の特性を維持しつつ誘電体膜５０のより一層の薄膜化が可能になる。 （もっと読む）

【課題】酸化物半導体膜をチャネル形成領域に用いたトランジスタにおいて、短チャネル効果による電気特性の変動を抑制し、微細化した半導体装置を提供する。また、オン電流を向上させた半導体装置を提供する。
【解決手段】非晶質領域である一対の第２の酸化物半導体領域と、一対の第２の酸化物半導体領域に挟まれた第１の酸化物半導体領域と、を有する酸化物半導体膜と、ゲート絶縁膜と、ゲート絶縁膜を介して第１の酸化物半導体領域上に設けられるゲート電極と、を有する半導体装置において、第２の酸化物半導体領域には、窒素、リン、又は砒素など１５族元素のいずれか一以上の元素が添加されている。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得る。
【解決手段】トンネル領域を有する半導体不揮発性メモリにおいて、トンネル領域の周囲部分は掘り下げられており、掘り下げられたドレイン領域には、空乏化電極絶縁膜を介して、トンネル領域の一部を空乏化するための電位を自由に与えることが可能な空乏化電極を配置する。 （もっと読む）