【課題】フラッシュメモリセルと低電圧動作トランジスタや高電圧動作トランジスタを集積化し、異種トランジスタを混載する半導体装置の製造法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）トンネル絶縁膜、Ｆゲート電極膜、電極間絶縁膜を堆積したＦゲート電極構造を形成し（ｂ）ゲート絶縁膜を形成し（ｃ）導電膜、エッチストッパ膜を堆積し（ｄ）エッチストッパ膜、導電膜をエッチングした積層ゲート電極構造を形成し（ｅ）積層ゲート電極構造の側壁上に第１絶縁膜を形成し（ｆ）積層ゲート電極側壁上に第１サイドウォールスペーサ層を形成し（ｇ）エッチストッパ層を除去し（ｈ）他の領域の導電層から、ゲート電極構造を形成し（ｉ）積層ゲート電極構造、ゲート電極構造側壁上に第２サイドウォールスペーサを形成し（ｊ）希弗酸水溶液で半導体基板表面を露出し（ｋ）半導体基板表面にシリサイド層を形成する。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。
【解決手段】トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワイドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわたって情報を保持することが可能である。また、書き込みワード線に電気的に接続する容量素子またはノイズ除去回路を設けることで、駆動回路等からメモリセルに入力されうる制御信号とは異なる短パルスやノイズ等の信号を低減または除去することができる。これにより、メモリセルが有するトランジスタが瞬間的にオンすることでメモリセルに書き込まれたデータが消失してしまう誤動作を防ぐことが可能である。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタを用いて、高速動作が可能で、信頼性も高い半導体装置を歩留まりよく作製する。
【解決手段】絶縁膜上にマスクを形成し、該マスクを微細化する。微細化されたマスクを用いて凸部を有する絶縁層を形成し、これを用いて、微細なチャネル長（Ｌ）を有するトランジスタを形成する。また、トランジスタを作製する際に、微細化された凸部の上面と重なるゲート絶縁膜の表面に平坦化処理を行う。これにより、トランジスタの高速化を達成しつつ、信頼性を向上させることが可能となる。また、絶縁膜を凸部を有する形状とすることで、自己整合的にソース電極及びドレイン電極を形成することができ、製造工程の簡略化、また生産性を向上させることが可能となる。 （もっと読む）

【課題】電圧を印加する前の抵抗と印加した後の抵抗との抵抗比が大きい酸化物層を備える不揮発性メモリセルを提供を実現する。
【解決手段】本発明の不揮発性メモリセル１は、電極１０と、電極２０と、電極１０と電極２０との間に配置された酸化物層３０とを備え、電極間に電圧あるいは電流を印加することで抵抗が変化する。そして、電極１０を陽極として電極間に電圧あるいは電流を印加したとき、電極１０と酸化物層３０との界面において、電極１０は、酸化物層３０における電極１０に隣接する酸素原子とともに、酸化物層３０から離れる方向に移動し、電極１０および酸素原子の上記移動によって、酸化物層３０のエネルギーギャップの大きさが変化する、あるいは、フェルミエネルギー近傍に状態密度の変化が生じる。 （もっと読む）

【課題】本発明は、ＳＯＩにおいて適したゲッタリング方法を適用して得られる半導体装置を提供する。
【解決手段】埋め込み酸化膜と、埋め込み酸化膜上に表面シリコン層を有するＳＯＩ構造を有する半導体装置において、埋め込み酸化膜上に、表面シリコン層を活性層として有するトランジスタと、素子分離絶縁膜を有し、素子分離絶縁膜上に容量が形成されており、素子分離絶縁膜に希ガス元素又は金属元素が含まれていることを特徴とする半導体装置とする。 （もっと読む）

【課題】 トンネル絶縁膜を有するトランジスタにおいて、トンネル絶縁膜の電子トラップが増加することによるトランジスタの電気特性の劣化を抑制することが可能な半導体装置及びその製造方法を提供する
【解決手段】 実施形態に係る半導体装置は、半導体基板１と、前記半導体基板１上に形成されたトンネル絶縁膜２を含むトランジスタと、前記トランジスタの上方に形成されたＢを含むシリコン窒化膜７と、を備える。前記シリコン窒化膜７は、Ｂ−Ｎ結合を有する。 （もっと読む）

【課題】半導体記憶装置におけるトランジスタの特性向上と、キャパシタのリーク電流特性の両方を改善し、高信頼、高歩留のデバイスを提供する。
【解決手段】窒化チタンからなる下部電極１０２上に酸化ジルコニウムを主成分とする誘電体膜１０３を有するキャパシタにおいて、微結晶状態の酸化ジルコニウムを主成分とする誘電体膜を成膜し、２次的な結晶粒成長を伴わない条件でチタン化合物を主成分とする第一の保護膜１１０を形成し、その後、上部電極１１１を形成することで、上部電極形成時に伴う熱処理を行っても、またトランジスタの界面準位を低減する水素アニールを行っても、リーク電流の増大を抑制できる。 （もっと読む）

【課題】不揮発性記憶装置およびその製造方法に関し、抵抗変化材料を利用したメモリの信頼性の向上を実現する。
【解決手段】積半導体素子を形成する基板の上方に、第１方向に延伸するように複数の金属配線層２を設け、金属配線層２のさら上方に、前記第１方向に直交する第２方向に延伸するように複数の金属配線層３を設ける。また、金属配線層２と金属配線層３とが交差する空間のそれぞれにメモリセルを設ける。前記メモリセルは、選択素子と相変化材料層７とが並列接続された構成とする。ここで、前記選択素子の前記第１方向の寸法が、相変化材料層７の前記第１方向の寸法よりも大きくなるように加工する。 （もっと読む）

【課題】バリア膜としての特性や品質に優れるＴｉ−Ａｌ−Ｎ膜を再現性よく形成することを可能にしたスパッタターゲットを提供する。
【解決手段】Ａｌを1〜30原子％の範囲で含有するＴｉ−Ａｌ合金により構成されたスパッタターゲットであって、前記Ｔｉ−Ａｌ合金中のＡｌは、Ｔｉ中に固溶した状態、およびＴｉと金属間化合物を形成した状態の少なくとも一方の状態で存在しており、かつ前記Ｔｉ−Ａｌ合金の平均結晶粒径が500μm以下であると共に、ターゲット全体としての結晶粒径のバラツキが30％以内、前記Ｔｉ−Ａｌ合金の平均酸素含有量が1070ppmw以下であることを特徴とするスパッタターゲット。 （もっと読む）

【課題】キャパシタ膜の薄膜化を図るも、リーク電流の増加を抑止しつつ大きな分極反転量を確保し、薄いキャパシタ膜を有する信頼性の高いキャパシタ構造を備えた半導体装置を実現する。
【解決手段】ＦｅＲＡＭの強誘電体キャパシタ構造を形成するに際して、下部電極膜を形成し（ステップＳ１）、第１の強誘電体膜を形成し（ステップＳ２）、第１の熱処理で第１の強誘電体膜を結晶化し（ステップＳ３）、第１の強誘電体膜上にアモルファス状態の第２の強誘電体膜を形成し（ステップＳ４）、第２の強誘電体膜上にアモルファス状態のＳＲＯ膜を形成し（ステップＳ５）、ＳＲＯ膜上に第１の上部電極膜を形成し（ステップＳ６）、第２の熱処理で第２の強誘電体膜及びＳＲＯ膜を結晶化する（ステップＳ７）。 （もっと読む）

【課題】ゲート絶縁膜の形成を１０００℃以上で行う場合に、Ｇｒｏｗ−ｉｎ欠陥の発生の抑制と、ＢＭＤを用いたゲッタリング効果の向上を両立させる。
【解決手段】初期状態での酸素濃度が５×１０^１７ａｔｏｍｓ／ｃｍ^３以下の半導体基板に素子分離領域３を形成し、ゲート絶縁膜５ａを１０００℃以上の熱酸化により形成した後、酸素をイオン注入して熱処理することで、ＢＭＤ層３０を素子分離領域３の底面よりも下方に形成する。 （もっと読む）

【課題】 膜中の酸素濃度を制御しつつ、良好な段差被覆性を有する酸化タンタル系の膜を形成する。
【解決手段】 基板を収容した処理室内にＣＶＤ反応が生じる条件下で、タンタルを含む原料ガスと窒化剤とを供給して、基板上に窒化タンタル層を形成する工程と、処理室内に酸化剤を供給して、窒化タンタル層の酸化剤による酸化反応が不飽和となる条件下で、窒化タンタル層を酸化する工程と、を交互に複数回繰り返すことで、基板上に、化学量論的にタンタルおよび窒素に対し酸素が不足した導電性の酸窒化タンタル膜を形成する。 （もっと読む）

【課題】動作マージンの向上に対して有利な半導体装置およびその製造方法を提供する。
【解決手段】実施形態によれば、半導体装置は、半導体基板上に、互いのゲート電極が接続されて配置される第１トランジスタ（Ｐ２）と、前記第１トランジスタと異なる導電型を有する第２トランジスタ（Ｎ４）とを具備し、前記第１トランジスタのゲート電極は、第１不純物と前記第１不純物の拡散を抑制する第２不純物とを含有し、前記第１不純物の濃度ピーク（ＰＥ１）は、前記第２不純物の濃度ピーク（ＰＥ２）よりも浅い位置に形成されている。 （もっと読む）

【課題】容量絶縁膜である強誘電体のアニール工程を経ても、ＰｃｈＭＯＳ型トランジスタのＶｔｈ変動を抑制することができる半導体記憶装置およびその製造方法を提供すること。
【解決手段】半導体基板１上に形成され、Ｐ型不純物が導入されたゲート電極を有するＰｃｈＭＯＳ型トランジスタ４と、前記ＰｃｈＭＯＳ型トランジスタ４の上方を覆うように、前記半導体基板１上に形成された第１の水素バリア膜８と、前記第１の水素バリア膜８上に形成され、容量絶縁膜として強誘電体を用いた強誘電体キャパシタ７と、前記強誘電体キャパシタ７の上方および側方を覆い、前記強誘電体キャパシタ７の周縁部において前記第１の水素バリア膜８と接続する第２の水素バリア膜１４とを備え、前記第１の水素バリア膜８は、シリコン元素、水素元素、およびシリコン元素よりも水素元素を脱離しにくい第３の元素を含む。 （もっと読む）

【課題】周辺回路領域の素子の寿命が劣化するのを抑制しつつ、浮遊ゲート電極と制御ゲート電極とのカップリング性を確保する。
【解決手段】シリコン基板１１は、セル領域および周辺回路領域が設けられている。トンネル絶縁膜１２は、セル領域および周辺回路領域のシリコン基板１１上に形成されている。浮遊ゲート電極膜１３は、セル領域および周辺回路領域のトンネル絶縁膜１２上に形成されている。電極間絶縁膜１６は、セル領域の浮遊ゲート電極膜１３上に形成されている。シリコン酸化膜１４および電極間絶縁膜１６は、周辺回路領域の浮遊ゲート電極膜１３上に形成されている。制御ゲート電極膜１７は、セル領域および周辺回路領域の電極間絶縁膜１６上に形成されている。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成する半導体装置の作製方法を提供することを目的の一とする。
【解決手段】絶縁表面上に、酸化物半導体層と、酸化物半導体層と接するソース電極およびドレイン電極と、を形成し、ソース電極上およびドレイン電極上にそれぞれ絶縁層を形成し、酸化物半導体層、ソース電極、ドレイン電極および絶縁層上にゲート絶縁層を形成し、ゲート絶縁層上に導電層を形成し、導電層を覆うように絶縁膜を形成し、導電層におけるソース電極またはドレイン電極と重畳する領域の少なくとも一部が露出するように絶縁膜を加工し、導電層の露出した領域をエッチングして、ソース電極とドレイン電極に挟まれた領域の少なくとも一部と重畳するゲート電極を自己整合的に形成する半導体装置の作製方法である。 （もっと読む）

【課題】加工膜と非加工膜をＲＩＥ法で選択的に加工するときに、非加工膜の加工量を低減させる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、下地層１，７，８の上に非加工膜１４を形成する工程と、非加工膜１４および下地層１，７，８に溝４を形成する工程と、溝内を埋め込むように加工膜５を形成する工程と、非加工膜１４を露出させるように加工膜５を平坦化する工程とを備える。更に、加工膜５および非加工膜１４の上に保護膜１６を形成する工程と、ＲＩＥ法を用いて、保護膜１６をエッチングすると共に、加工膜５を選択的にエッチングして溝内の加工膜５を落とし込む工程とを備える。 （もっと読む）

【課題】カルコゲナイド材料は高融点金属やシリコン酸化膜との接着性が低いため、相変化メモリの製造工程中に剥離しやすいという課題があった。また、カルコゲナイド材料は熱安定性が低いため、相変化メモリの製造工程中に昇華しやすいという課題があった。
【解決手段】カルコゲナイド材料層の上部及び下部に導電性や絶縁性の接着層を形成して剥離強度を向上させる。また、カルコゲナイド材料層の側壁に窒化膜からなる保護膜を形成して昇華を抑制する。 （もっと読む）

【課題】半導体装置とその製造方法において、キャパシタ誘電体膜の劣化を防止すること。
【解決手段】半導体基板の上方に絶縁膜２７を形成する工程と、絶縁膜２７の上に、下部電極３１ａ、強誘電体材料を含むキャパシタ誘電体膜３２ａ、及び上部電極３３ａを備えたキャパシタQを形成する工程と、キャパシタQの側面と上面に、スパッタ法で第２の保護絶縁膜４３を形成する工程と、第２の保護絶縁膜４３の上に、原子層堆積法により第３の保護絶縁膜４４を形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】低消費電力であり、信頼性の高いメモリ素子を提供する。
【解決手段】半導体層１４と可動イオンを含む固体電解質層１６との間に非晶質半導体層１３を有する。半導体層１４と非晶質半導体層１３との伝導型が異なる。セットあるいはリセット電圧の印加により、可動イオンが固体電解質層１６と非晶質半導体層１３との間で移動し、非晶質半導体層１３の伝導型が変化することにより、データの書き込み・消去が行われる。伝導型と共に電気抵抗も変化するため、高い抵抗分離特性が得られる。この非晶質半導体層１３の変化は第二種相転移であり、潜熱の放出・吸収、非晶質半導体層の融点を超える温度上昇および体積変化を伴わず、消費電力が低く、高い信頼性を示す。 （もっと読む）