【課題】メモリセル領域でシリサイドの成長速度を抑制しつつ、周辺回路領域では十分な量のシリサイドを形成することのできる不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板と、メモリセル領域に形成されたメモリセルトランジスタと、周辺回路領域に形成された電界効果トランジスタとを備える。メモリセルトランジスタは、半導体基板上に第１のゲート絶縁膜を介して形成された浮遊ゲート電極と、浮遊ゲート電極上に配置される第１の電極間絶縁膜と、第１の電極間絶縁膜上に配置される制御ゲート電極とを有する。制御ゲート電極は、積層された複数の導電膜により形成される。制御ゲート電極は、積層された複数の導電膜間の界面のうちの少なくとも１つに形成され金属原子の拡散を抑制するバリア膜を有する。制御ゲート電極は、その一部がシリサイド化されている。 （もっと読む）

【課題】低消費電力で動作し、記憶情報の信頼性が高く、小型で軽量、安価な記憶装置と
その駆動方法を提供することを課題とする。さらに低消費電力で動作し、記憶情報の信頼
性が高く、無線通信距離の長い、小型で軽量、安価な半導体装置とその駆動方法を提供す
ることを課題とする。
【解決手段】記憶装置は、少なくとも記憶素子がマトリックス状に配置されたメモリセル
アレイと、書き込み回路とを有し、記憶素子は第一の導電層と、第二の導電層と第一の導
電層と第二の導電層とに挟まれて設けられた有機化合物層とを有し、書き込み回路は、複
数回印加する電圧を発生させる電圧発生回路と、電圧の出力時間を制御するタイミング制
御回路とを有することを特徴とする。 （もっと読む）

【課題】高抵抗状態の抵抗分布を改善し、大容量化が可能な記憶素子およびその動作方法、並びに記憶装置を提供する。
【解決手段】第１電極１０および第２電極２０の間に、各々抵抗変化層３１Ａ，３２Ａおよびイオン源層３１Ｂ，３２Ｂを有する二つの抵抗変化素子３１，３２を電気的に直列に接続し、電圧印加に対して互いに同じ抵抗状態へと変化させる。電圧印加によって抵抗変化素子３１，３２の抵抗値が同時に低下または上昇することにより、抵抗変化素子３１，３２が単一素子として動作する。各抵抗変化素子３１，３２において例えば熱や電界などの要因によって抵抗値が変化してしまう現象が生じた場合にも、記憶素子１の電気的特性としては、抵抗値の高い方に規定されるので、第１電極１０および第２電極２０の間の抵抗値変化は小さくなる。よって、高抵抗状態の抵抗分布が改善される。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化することを目的の一とする。
【解決手段】ゲート電極を形成し、ゲート電極上に第１の絶縁膜を形成し、第１の絶縁膜にハロゲンドープ処理を行って、第１の絶縁膜にハロゲン原子を供給し、第１の絶縁膜上に、ゲート電極と重畳して酸化物半導体膜を形成し、酸化物半導体膜に熱処理を行って、酸化物半導体膜中の水素原子を除去し、水素原子が除去された酸化物半導体膜に酸素ドープ処理を行って、酸化物半導体膜中に酸素原子を供給し、酸素原子が供給された酸化物半導体膜に熱処理を行い、酸化物半導体膜上に接して、ソース電極およびドレイン電極を形成し、第２の絶縁膜を形成する半導体装置の作製方法である。 （もっと読む）

【課題】経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供する。比抵抗の増大なしに信頼性の高い配線を有する半導体装置を提供する。
【解決手段】半導体基板表面上に形成された電極を含み、前記電極が、配向性を有する導電体層からなり、前記電極に加え、
下式
Ｍ１_xＭ２_1-x
Ｍ１：Ａｕ、Ｐｔ、Ｉｒ、Ｐｄ、Ｏｓ、Ｒｅ、Ｒｈ、Ｔｕ、Ｃｕ、Ｃｏ、Ｆｅ、Ｎｉ、Ｖ、Ｃｒ
Ｍ２：Ｔａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｗ、Ｙ、Ｍｏ、Ｎｂ
で表されるアモルファスまたは微結晶からなるバリア層を含むことを特徴とする。 （もっと読む）

【課題】本発明は、中間絶縁層、電荷蓄積層、及びトンネル絶縁層のうちの少なくとも１つが酸化ガリウムを含まない場合に比べて、情報の書込みと消去を繰り返しても閾値電圧の変動が抑制された不揮発性記憶素子を提供する。
【解決手段】基板と、ソース電極と、ドレイン電極と、チャネル層と、電荷蓄積層と、ゲート電極と、前記チャネル層及び前記電荷蓄積層の間に設けられたトンネル絶縁層と、前記電荷蓄積層及び前記ゲート電極の間に設けられた、中間絶縁層と、を備え、前記中間絶縁層、前記電荷蓄積層、及び前記トンネル絶縁層が酸化ガリウムを含み、前記チャネル層が有機半導体層である不揮発性記憶素子である。 （もっと読む）

【課題】半導体装置の製造工程において、十分にゲッタリング効果を得ることができる半導体基板を提供する。
【解決手段】半導体からなる基板本体８と、前記基板本体８上に形成されたリンを含有したシリコン酸化膜からなる絶縁層６と、該絶縁層６上に設けられた半導体層７と、を備えることを特徴とする半導体基板３を提供する。また、半導体からなる基板本体８と、前記基板本体８上に形成されたリンを含有したシリコン酸化膜からなる絶縁層６と、該絶縁層６上に設けられた半導体層７を備える半導体基板３と、前記半導体層７上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記半導体層７内であって、前記ゲート電極に対して自己整合となる位置に設けられた不純物拡散領域と、を有することを特徴とする半導体装置を提供する。 （もっと読む）

【課題】素子領域内に含まれる不純物の拡散を抑制する。
【解決手段】不揮発性半導体記憶装置は、基板１０１と、前記基板１０１内に形成されたウェル領域１０２とを備える。前記装置は、前記ウェル領域１０２内に形成された素子分離溝Ｔにより、前記基板の主面に平行な第１方向に延び、前記第１方向に垂直な第２方向に互いに隣接するよう区画された複数の素子領域１０３と、前記素子分離溝Ｔ内に埋め込まれ、前記素子領域１０３同士を分離する素子分離絶縁膜１０４とを備える。前記装置は、前記複数の素子領域１０３の内部に、前記複数の素子領域のそれぞれを上部素子領域１０３Ａと下部素子領域１０３Ｂとに分断するよう形成され、前記ウェル領域１０２内に注入された不純物の拡散を抑制する第１の拡散抑制層１１１と、前記上部素子領域１０３Ａの前記第２方向に垂直な側面に形成され、前記不純物の拡散を抑制する第２の拡散抑制層１１２とを備える。 （もっと読む）

【課題】Ｂｉ（Ｆｅ，Ｍｎ）Ｏ₃およびＢａ（Ｚｒ，Ｔｉ）Ｏ₃をベースにした圧電材料の特性を向上させる非鉛系圧電材料を提供する。
【解決手段】基板１上に弾性膜２、密着層３，４，５、下部電極６、圧電膜９を形成する。圧電材料は、Ｂｉ（Ｆｅ，Ｍｎ）Ｏ₃とＢａ（Ｚｒ，Ｔｉ）Ｏ₃の混晶からなる圧電材料であって、組成式（１−ｘ）Ｂｉ（Ｆｅ_1-yＭｎ_y）Ｏ₃−ｘＢａ（Ｚｒ_uＴｉ_1-u）Ｏ₃で表され、０＜ｘ＜０．４０、０．０１＜ｙ＜０．１０および０≦ｕ＜０．１６である。かかる構成によれば、Ｂｉ（Ｆｅ_1-yＭｎ_y）Ｏ₃の自発分極量や高いキュリー温度を維持しつつ、Ｂａ（Ｚｒ_uＴｉ_1-u）Ｏ₃により圧電特性の向上を図ることができる。 （もっと読む）

【課題】基板（３５）上にフィルムを蒸着する方法を提供する。
【解決手段】基板（３５）は、約０．１ミリトールから約１００ミリトールの圧力で反応容器（１）に入れられる。この方法は、ｉ）少なくとも１つの有機金属化合物を含むガス前駆体を、約２０℃から約１５０℃の温度、約０．１トールから約１００トールの蒸気圧で反応容器に供給し、ｉｉ）反応容器に、パージガス、酸化ガス又はこれらの組み合わせを供給する、ことを含む反応サイクルを基板に施すことを含む。 （もっと読む）

【課題】微細かつリーク電流が抑制されたＳＲＡＭ。
【解決手段】第１の負荷トランジスタＬＴ１を構成する第１のゲート電極Ｇ１ｂと、第１のゲート電極Ｇ１ｂの長手方向の延長上に、これと離間して延設され、第１の駆動トランジスタＤＴ１を構成する第２のゲート電極Ｇ１ａと、第１のゲート電極Ｇ１ｂと平行に延設され、第２の負荷トランジスタＬＴ２を構成する第３のゲート電極Ｇ１ｂと、第３のゲート電極Ｇ１ｂと交差して形成され、第２の負荷トランジスタＬＴ２を構成する第１のＰ型拡散領域ＰＤ２１と、第１のゲート電極Ｇ１ｂ及び第２のゲート電極Ｇ１ａ及び第１のＰ型拡散領域ＰＤ２１に跨って形成された第１の共通コンタクトＳＣ２と、を備えるＳＲＡＭ。第１のＰ型拡散領域ＰＤ２１は、第１のゲート電極Ｇ１ｂと第２のゲート電極Ｇ１ａとの間隙領域近傍まで延設され、かつ、当該間隙領域には形成されていない。 （もっと読む）

【課題】本発明は、特性の安定したトランジスタを得ることが可能で、かつ複数の縦型トランジスタ間の特性のばらつきを抑制可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】半導体基板１１の表面１１ａが部分的にエッチングされて形成され、縦壁面となる第１及び第２の側面２６ａ，２６ｂを含む内面によって区画された第２の溝２６と、第２の溝２６の第１及び第２の側面２６ａ，２６ｂを覆うゲート絶縁膜３２と、ゲート絶縁膜３２上に形成され、上端面３７ａ，３８ａが半導体基板１１の表面１１ａより低い位置にある第１の導電膜３４、及び第１の導電膜３４に形成され、上端面３５ａが第１の導電膜３４の上端面３４ａより低い位置にある第２の導電膜３５よりなるゲート電極３３と、第２の溝２６内に、半導体基板１１の表面１１ａより低い位置に配置され、第２の導電膜３５の上端面３５ａを覆う第１の絶縁膜１７と、を有する。 （もっと読む）

【課題】１．０×１０^―１Ａ／ｃｍ^２以上のリーク電流を抑制できる液体噴射ヘッドの製造方法及びこれを用いた液体噴射装置、並びに圧電素子の製造方法を提供する。
【解決手段】液体噴射ヘッドの製造方法は、第１電極６０と第２電極８０とに挟持された圧電体層７０を備え、圧力発生室１２に圧力変化を生じさせる圧電素子３００とを有する液体噴射ヘッドの製造方法であって、蒸着法により白金又はイリジウムの少なくとも１種を含む拡散抑制層６２を形成する工程を含む第１電極６０を形成する第１電極形成工程と、第１電極６０上に、チタン、ビスマス、バリウム、カリウム及びナトリウムを含む複合酸化物からなる圧電体層７０を形成する圧電体層形成工程と圧電体層７０上に、第２電極８０を形成する第２電極形成工程とを備える。 （もっと読む）

【課題】高耐圧ＭＩＳＦＥＴを含む半導体装置の信頼性向上を図ることができる技術を提供する。
【解決手段】高耐圧ＭＩＳＦＥＴＱ４のゲート絶縁膜ＧＯＸ４を、酸化シリコン膜と窒化シリコン膜という異なる種類の膜から形成する。具体的に、高耐圧ＭＩＳＦＥＴＱ４では、ゲート絶縁膜ＧＯＸ４を、酸化シリコン膜ＰＲＥＯＸ１と、この酸化シリコン膜ＰＲＥＯＸ１上に形成された酸化シリコン膜ＯＸ１と、酸化シリコン膜ＯＸ１上に形成された窒化シリコン膜ＳＮ１と、窒化シリコン膜ＳＮ１上に形成された酸化シリコン膜ＯＸ２から形成している。 （もっと読む）

【課題】抵抗変化素子を半導体装置に組み込む際の必要なフォトマスクを削減しても高密度化が可能な抵抗変化素子を搭載した半導体装置及びその製造方法を提供すること。
【解決手段】配線溝を有する層間絶縁膜１４と、配線溝に埋め込まれた配線１６ａと、配線１６ａを含む層間絶縁膜１４上に形成されるとともに、配線１６ａに通ずる下穴を有する層間絶縁膜１８と、少なくとも下穴が配置された領域における配線１６ａ上に形成されるとともに、抵抗が変化する抵抗変化膜１９ａと、下穴が配置された領域における抵抗変化膜１９ａ上に形成されたバリアメタル２０ａと、下穴が配置された領域におけるバリアメタル２０ａ上に形成されたプラグ２１ａと、を備え、抵抗変化素子５は、第１電極と第２電極との間に抵抗変化膜１９ａが介在した構成となっており、配線１６ａは、第１電極を兼ね、バリアメタル２０ａは、第２電極を兼ねる。 （もっと読む）

【課題】鉛を含有せず、かつリーク電流を抑制できる液体噴射ヘッドの製造方法及びこれを用いた液体噴射装置、並びに圧電素子の製造方法を提供する。
【解決手段】酸化ジルコニウムからなる絶縁体膜５５を形成する工程と、絶縁体膜５５上に反応性スパッタリング法により酸化チタンからなる密着層５６を形成する工程と、密着層５６上に第１電極６０を形成する工程と、第１電極６０上にチタン、ビスマス、バリウム、カリウム及びナトリウムを含む複合酸化物からなる圧電体層７０を形成する工程と、圧電体層７０上に第２電極８０を形成する工程と、を具備する。 （もっと読む）

【課題】本発明は、不純物拡散層と半導体基板との間に形成される空乏層中におけるＧＩＤＬを抑制することのできる半導体装置を提供することを課題とする。
【解決手段】半導体基板１１の表面１１ａが部分的にエッチングされて形成された第２の溝３２と、少なくとも第２の溝３２の側面３２ａを覆うゲート絶縁膜３８と、ゲート絶縁膜３８を介して、第２の溝３２の側面３２ａに形成され、その上端面４５ａが半導体基板１１の表面１１ａより低い位置にあってゲート電極３９となる第１の導電膜４５と、第１の導電膜４５に形成され、その上端面４６ａが第１の導電膜４５の上端面４５ｂよりも高く、かつ半導体基板１１の表面１１ａより低い位置にあってゲート電極３９となる第２の導電膜４６と、第１の導電膜４５の上端面４５ｂ、及び第１の導電膜４５の上端面４５ｂから突出した第２の導電膜４６を覆うように、第２の溝３２内に設けられた第２の絶縁膜と、を有する。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面上に絶縁膜を形成し、絶縁膜上にマスクを形成し、マスクにスリミング処理を行い、マスクを用いて絶縁膜にエッチング処理を行い、絶縁膜を覆うように導電膜を形成し、導電膜および絶縁膜に研磨処理を行うことにより、導電膜および絶縁膜の厚さを等しくし、導電膜をエッチングして、導電膜より厚さの小さいソース電極およびドレイン電極を形成し、絶縁膜、ソース電極、およびドレイン電極と接する酸化物半導体膜を形成し、酸化物半導体膜を覆うゲート絶縁膜を形成し、ゲート絶縁膜上の絶縁膜と重畳する領域にゲート電極を形成する。 （もっと読む）

【課題】キャパシタの誘電体膜を構成する強誘電体又は高誘電体の結晶性が良好であり、キャパシタのスイッチング電荷量が高く、低電圧動作が可能で信頼性が高い半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板１１０にトランジスタＴ１、Ｔ２を形成した後、ストッパ層１２０及び層間絶縁膜１２１を形成する。そして、層間絶縁膜１２１にコンタクトホールを形成し、層間絶縁膜１２１上に銅膜を形成してコンタクトホール内に銅を埋め込む。その後、低圧ＣＭＰ研磨又はＥＣＭＰ研磨により層間絶縁膜１２１上の銅膜を除去して表面を平坦化し、プラグ１２４ａ，１２４ｂを形成する。次いで、バリアメタル１２５、下部電極１２６ａ、強誘電体膜１２７及び上部電極１２８ａを形成する。このようにして、強誘電体キャパシタ１３０を有する半導体装置（ＦｅＲＡＭ）が形成される。 （もっと読む）

【課題】容量素子の上部電極の配線抵抗の上昇を防ぐ半導体装置を提供する。
【解決手段】半導体装置１００は、基板上に形成された層間絶縁膜１０４と、層間絶縁膜１０４上に形成され、導電材料により構成された下部電極１０８、下部電極１０８上に形成された容量絶縁膜１１０、および容量絶縁膜１１０上に形成され、下層ＴｉＮ膜１１４、タングステン膜１１６、および上層ＴｉＮ膜１１８が下層からこの順で積層された構成を有する上部電極１１２、により構成された容量素子１０１と、容量素子１０１上に形成され、酸素を含む層間絶縁膜１２０と、を含む。 （もっと読む）