説明

Fターム[5F083HA00]の内容

半導体メモリ (164,393) | 基板 (2,898)

Fターム[5F083HA00]の下位に属するFターム

Fターム[5F083HA00]に分類される特許

1 - 3 / 3


【課題】寄生抵抗がより低いチャネルボディ層を有する不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】実施形態の不揮発性半導体記憶装置は、半導体層と、第1絶縁層が表面に設けられた第2絶縁層と、第3絶縁層と、第2絶縁層および第3絶縁層の上に、電極層と絶縁膜とを有する第1積層体と、第1積層体の積層方向に貫通し第2絶縁層に達する一対の第1ホールのそれぞれの側壁に設けられたメモリ膜と、メモリ膜の内側に設けられた第1チャネルボディ層と、層間絶縁膜と選択ゲートとを有する第2積層体と、一対の第1ホールのそれぞれ上端と連通し、第2積層体の積層方向に貫通する第2ホールの側壁に設けられたゲート絶縁膜と、ゲート絶縁膜の内側に設けられた第2チャネルボディ層と、第1積層体の下側に設けられた連結部と、一対の第1ホールの間に挟まれ、第1積層体の表面から第1絶縁層に達する第4絶縁層と、を備える。 (もっと読む)


【課題】ボイドの限定された一対のフィンを有する、読み取り動作の障害を減らし、短チャンネル効果を改善させることができる不揮発性メモリ素子及びその製造方法を提供する。
【解決手段】半導体基板は、本体及び本体からそれぞれ突出した一対のフィンを備え、内部スペーサ絶縁膜は、一対のフィン間の入口幅を縮めるように、一対のフィンの上部に形成されて互いに離隔され、ゲート電極は、内部スペーサ絶縁膜の反対側の一対のフィンの外側面の一部分を覆って内部スペーサ絶縁膜上を横切って伸長し、一対のフィン間にボイドを限定し、ゲート絶縁膜は、ゲート電極及び前記一対のフィン間に介在される半導体素子である。 (もっと読む)


【課題】無線通信を利用して動作する半導体装置の低消費電力化と高性能化を図ることを目的とする。
【解決手段】無線通信を利用して動作する半導体装置において、演算回路及び通信回路に加え状態制御レジスタを設ける。データの送受信時、すなわち動作磁界が変動する場合に消費電力の大きい演算回路の動作を停止し、動作磁界が変動しない場合に演算回路を動作させることができる。一方、動作磁界が変動する場合に、受信又は送信に最低限必要な機能を受信回路もしくは送信回路で実現することで大容量電源を必要としない。つまり、高度な演算処理を小規模な電源回路で実行することが可能である。このようにして、大規模回路を搭載した半導体装置に好適な構成で、高性能且つ低消費電力の半導体装置を提供できる。 (もっと読む)


1 - 3 / 3