説明

Fターム[5F083ZA07]の内容

半導体メモリ (164,393) | その他 (6,553) | メモリセルと周辺回路の関係 (1,873) | MOSFETの構造が異なるもの (1,090) | ゲート絶縁膜が異なるもの (403)

Fターム[5F083ZA07]に分類される特許

81 - 100 / 403


【課題】同一の半導体基板上にゲート絶縁膜の膜厚の異なる半導体素子領域を容易に形成することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板に素子分離絶縁膜を形成することにより、第1の半導体素子領域と第2の半導体素子領域とを画定する工程と、前記第2の半導体素子領域と前記第2の半導体素子領域を囲う前記素子分離絶縁膜を覆い、前記第1の半導体素子領域と前記第1の半導体素子領域を囲う前記素子分離絶縁膜を露出させるマスクを形成する工程と、前記マスクを用いて、前記第1の半導体素子領域を囲う前記素子分離絶縁膜をエッチングする工程と、前記素子分離絶縁膜をエッチングする工程の後、前記マスクを用いて前記第1の半導体素子領域に対して異方性エッチングを行う工程と、前記マスクを除去する工程と、前記マスクを除去した後に熱酸化により第1の半導体素子領域と第2の半導体素子領域とにゲート酸化膜を形成する工程と、を有することを特徴とする半導体装置の製造方法により上記課題を解決する。 (もっと読む)


【課題】短チャネル効果の発生を抑制できる半導体装置及びその製造方法の提供。
【解決手段】本発明の半導体装置は、半導体基板1の活性領域上にゲート絶縁膜5aを介して形成されたゲート電極105と、ゲート電極105側面を覆う第1絶縁膜サイドウォール5bと、ゲート電極105を挟んで形成されたソース領域108S及びドレイン領域108Dにおいて、側面が第1絶縁膜サイドウォール5bに接して半導体基板1上面に形成されたシリコン層109と、第1絶縁膜サイドウォール5bを介してゲート電極105側面と対向し、底面がシリコン層109上面に接して形成された第2絶縁膜サイドウォール5dと、シリコン層109内下層部に設けられたLDD不純物層109aと、シリコン層109内上層部に設けられた高濃度不純物層109bと、LDD不純物層109aの下方、半導体基板1の表面側に形成されたポケット不純物層108aとを具備する。 (もっと読む)


【課題】複数の絶縁膜及び電極膜が交互に積層された信頼性が高い不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置において、メモリアレイ領域にメモリ積層体を設け、周辺回路領域にダミー積層体を設け、ダミー積層体にダミーホール31a,31bを形成し、その内部に絶縁部材を埋め込む。そして、絶縁部材内に複数本のコンタクト35a,35b,35c,35d,35eを形成する。コンタクト35a,35bはMOSFET40のソース層36に、コンタクト35c,35dはドレイン層37に、コンタクト35eはゲート電極38に接続される。そして、1つのダミーホール内に配置された複数本のコンタクトは、同じ電位が印加されるコンタクトとするか、ダミーホールの長手方向に延びる中心線41a,41c、41d、41f、41h、41j、41k、41lから外れた位置に配置する。 (もっと読む)


【課題】データ保持特性の良好な不揮発性メモリおよびその製造技術を提供する。
【解決手段】ゲート絶縁膜6上に多結晶シリコン膜7および絶縁膜8を順次堆積し、これら多結晶シリコン膜7および絶縁膜8をパターニングしてゲート電極7A、7Bを形成した後、ゲート電極7A、7Bの側壁に酸化シリコン膜からなるサイドウォールスペーサ12を形成する。その後、基板1上にプラズマCVD法で窒化シリコン膜19を堆積することにより、ゲート電極7A、7Bと窒化シリコン膜19とが直接接しないようにする。 (もっと読む)


【課題】実質的なリーク電流を生じることなく膜厚を減少させることができる高品質で均一な酸化膜、窒化膜あるいは酸窒化膜の形成方法を提供する。
【解決手段】基板上に絶縁膜を形成する工程と、前記絶縁膜をKrあるいはArを不活性ガスとしたプラズマに伴い生成された原子状酸素O*あるいは原子状窒化水素NH*に曝し、膜質を改変する工程とよりなる絶縁膜の形成方法を提供する。 (もっと読む)


【課題】書き込みおよび消去特性が良好で、記憶情報の不揮発性が高い不揮発性記憶装置を提供する。
【解決手段】不揮発性記憶装置は、第1不純物領域1、第2不純物領域2、並びに第1不純物領域1および第2不純物領域2のいずれとも離間して形成された一組のソース領域3およびドレイン領域4、が区画された半導体基板10と、半導体基板10の上に形成された絶縁膜と、フローティングゲート30と、を有し、フローティングゲート30は、平面視において、第1部分31は第1不純物領域1に重複し、第2部分32は第1不純物領域1および第2不純物領域2の間に位置し、第3部分33は一組のソース領域3およびドレイン領域4の間に位置し、フローティングゲート30の第3部分33と半導体基板10との間に位置する絶縁膜は、フローティングゲート30の他の部分と半導体基板10との間に位置する絶縁膜よりも厚みが大きい。 (もっと読む)


【課題】積層型メモリ構造を有する不揮発性半導体記憶装置において、従来に比して簡易な構造の階層選択トランジスタを有する不揮発性半導体記憶装置を提供する。
【解決手段】層間絶縁膜109と半導体層107とが交互に積層されたフィン状の積層構造に、フィン状の積層構造と交差するように電荷蓄積層112を介し制御ゲート電極118が配置されるメモリセル形成領域R12に隣接して形成される階層選択トランジスタ形成領域R11で、階層選択ゲート電極116,117は、フィン状の積層構造の半導体層107の側面を覆う数が一層ずつ減少するように階段状に、半導体層107の側面を電荷蓄積層112を介してフィン状の積層構造の上部から覆うように設けられ、各階層選択ゲート電極116,117によって覆われる半導体層107のうち、最下層の半導体層107よりも上層の半導体層107には所定の導電型の不純物が拡散されている。 (もっと読む)


【課題】メモリ領域の高密度化を図ることができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体基板10上にメモリセル領域と周辺回路領域とを有する。まず、メモリセル領域の半導体基板10に溝を形成し、メモリセル領域の溝内に酸化膜を形成し、メモリセル領域の溝内における底面の酸化膜のみを除去し、メモリセル領域の溝をシリコンで埋めることで、リソグラフィ限界以下の幅の酸化膜からなる素子分離20を形成する。 (もっと読む)


【課題】スプリットゲート型メモリセルを有する半導体装置の信頼性を向上させる。主要な目的の1つは、制御ゲート電極の表面に形成されているシリサイド層と、メモリゲート電極の表面に形成されているシリサイド層との接触による短絡不良を防止する技術を提供することにある。他の主要な目的は、メモリゲート電極と制御ゲート電極との間の絶縁耐性を保持する技術を提供することにある。
【解決手段】制御ゲート電極8の一方の側壁に形成された積層ゲート絶縁膜9とメモリゲート電極10との間には、酸化シリコン膜や窒化シリコン膜などからなる側壁絶縁膜11が形成されており、メモリゲート電極10は、この側壁絶縁膜11と積層ゲート絶縁膜9とによって制御ゲート電極8と電気的に分離されている。 (もっと読む)


【課題】動作の信頼性が高い不揮発性半導体記憶装置及びその駆動方法を提供する。
【解決手段】不揮発性半導体記憶装置1においては、シリコン基板上に、それぞれ複数の絶縁膜及び電極膜が交互に積層された積層体MLが設けられており、積層体ML内には積層方向に延びる貫通ホール21が形成されており、各電極膜は複数の制御ゲート電極CGに分断されており、貫通ホール21の内部にはシリコンピラー31が埋設されている。また、装置1には、制御ゲート電極CGに対して電位を供給する駆動回路41が設けられている。そして、貫通ホール21の径は積層方向における位置によって異なっており、駆動回路41は、貫通している貫通ホール21の径が小さい制御ゲート電極CGほど、シリコンピラー31との間の電位差が小さくなるような電位を印加する。 (もっと読む)


【課題】 STIを利用して形成した素子分離膜がウエットエッチング工程により目減りすることを出来るだけ抑制しながら半導体装置を製造する。
【解決手段】 犠牲酸化膜の形成とウエットエッチングによる剥離、及び/又は、二酸化珪素膜の形成とウエットエッチングによる剥離を行う半導体装置の製造プロセスにおいて、犠牲酸化膜及び/又は二酸化珪素膜の形成を、プラズマ処理装置の処理容器内で、酸素を含む処理ガスを用いて生成させたO()ラジカルが支配的なプラズマにより行う。 (もっと読む)


【課題】HV系トランジスタでの閾値電圧の上昇を防止する半導体装置とその製造方法を提供する。
【解決手段】半導体基板10と、トランジスタ領域の半導体基板10を素子領域に分離する素子分離絶縁膜204と、トランジスタ領域に設けられた複数のトランジスタと、素子分離絶縁膜204の下に形成された反転防止拡散層209とを具備し、トランジスタは、素子領域上に形成されたゲート絶縁膜11と、ゲート絶縁膜11上に形成され素子分離絶縁膜204上に延びるゲート電極203と、ゲート電極203を挟むように半導体基板10表面に形成された拡散層18を有し、素子分離絶縁膜204は、素子領域に隣接する領域204−1と、領域204−1の底部より深い底部を有する領域204−2とを有し、反転防止拡散層209は、領域204−2の下に形成されている。 (もっと読む)


【課題】外部から印加される電源電圧の仕様に対応した、半導体装置の製造方法を提供する。
【解決手段】チャネルイオン注入工程、ゲート酸化膜形成工程、および、ゲート電極パターニング工程の少なくとも1つの工程を、外部から第1の電源電圧が供給されて動作する第1の半導体装置を製造する場合には第1の電源電圧で動作する素子を形成する工程で行い、外部から第2の電源電圧が供給されて動作する第2の半導体装置を製造する場合には第2の電源電圧で動作する素子を形成する工程で行い、また、第1の半導体装置の製造の場合と第2の半導体装置の製造の場合とで少なくとも拡散領域形成工程を共通に行うものである。 (もっと読む)


【課題】不揮発性半導体記憶装置の周辺回路領域において用いられる高耐圧トランジスタの特性及び信頼性を向上させることのできる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、シリコン基板3に周辺回路の高耐圧トランジスタHVTr用のゲート絶縁膜29を形成する工程と、ゲート絶縁膜29上にゲート電極HVGを形成する工程と、ゲート電極HVGの両側部のシリコン基板3上に位置するゲート絶縁膜29を剥離する工程と、不純物拡散領域30を形成する工程と、ゲート電極HVG及び不純物拡散領域30の表面に亘りシリコン酸化膜を堆積する工程と、シリコン酸化膜をエッチングしてゲート電極HVGの側壁部に形成されるとともに、シリコン基板3表面に延長するようにスペーサ22を形成する工程と、スペーサ22の表面にシリコン窒化膜23を形成する工程とを備える。 (もっと読む)


【課題】ロジック回路とメモリ回路を混載した半導体装置において、ロジック回路部に形成されるレジストパターン形状の精度低下抑制に寄与する半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、ロジックトランジスタ、不揮発性メモリをそれぞれ形成する第1及び第2の活性領域を画定する素子分離絶縁膜を、STIで形成する工程と、第2の活性領域上方に、フローティングゲートとなる導電層を形成する工程と、導電層上及びその外側の領域を覆って、窒化シリコンを含む絶縁膜を形成する工程と、第1の活性領域の隣接部分の素子分離絶縁膜上の窒化シリコンを含む絶縁膜を覆い、第1の活性領域を露出するマスクを用いてエッチングする工程と、第1の活性領域の隣接部分の素子分離絶縁膜上の窒化シリコンを含む絶縁膜上に端部の配置されたフォトレジストパターンを形成する工程とを有する。 (もっと読む)


【課題】本発明の目的は、さらに精度良く微細な複数のメモリセルと、高性能な複数のトランジスタと、を形成しつつ、複数の工程を1つの工程に集約させることを可能にする、不揮発性半導体記憶装置とその製造方法を提供するものである。
【解決手段】シリコン基板上に、ゲート絶縁膜用膜と浮遊ゲート電極膜用膜とゲート電極間絶縁膜用膜と制御ゲート電極膜用膜と、を積層し、制御ゲート電極膜用膜をエッチングして、同一の幅を有する複数の制御ゲート電極膜を形成する。この複数の制御ゲート電極膜の任意の数のもの毎を、それぞれトランジスタ単位となし、各トランジスタ単位におけるゲート電極間絶縁膜と浮遊ゲート電極膜とゲート絶縁膜とを形成する。各トランジスタ単位において、複数の制御ゲート電極膜に沿って形成したコンタクトホールに、コンタクトを埋め込んで、トランジスタを形成する。 (もっと読む)


【課題】同一の半導体基板上に、高性能な低電圧MISFET、高信頼なMONOS型不揮発性メモリおよび高電圧MISFETを形成する。
【解決手段】ロジック回路などに使用される低電圧MISFETの形成領域において、キャップ酸化膜をマスクにすることによってダミーゲート電極上にシリサイドが形成されるのを防ぎ、ダマシンプロセスを用いて低電圧MISFETのゲートをhigh−k膜18およびメタルゲート電極20で形成する際の形成工程を簡略化する。また、ダミーゲート電極除去時のRIEによりダメージを受けたゲート絶縁膜を一旦除去し、新たにゲート酸化膜17を形成することで素子の信頼性を確保する。 (もっと読む)


【課題】フローティングゲートとコントロールゲートとのオーバーラップ量のバラツキを抑制する。
【解決手段】基板(1)と、ゲート絶縁膜(2)を介してその基板(1)の上に設けたれたフローティングゲート(20)と、トンネル絶縁膜(30)を介してそのフローティングゲート(20)の隣に設けられたコントロールゲート(50)と、そのフローティングゲート(20)の上に設けられたスペーサー絶縁膜(9)と、そのスペーサー絶縁膜(9)とそのコントロールゲート(50)との間に設けられた保護膜(7)とを具備する半導体記憶装置(MC)を構成する。そのような半導体記憶装置(MC)において、その保護膜(7)は、スペーサー絶縁膜(9)以外の部分をエッチングするときに、スペーサー絶縁膜(9)の側面のストッパーとして機能している。 (もっと読む)


【課題】選択トランジスタの閾値が安定した不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置1において、シリコン基板11に複数本のSTI17を形成して、シリコン基板11の上層部分を複数本のアクティブエリアAAに区画する。また、アクティブエリアAA上にトンネル絶縁膜14及び電荷蓄積膜15を設け、STI17を覆うようにブロック絶縁膜18を設け、その上にワード電極WL及び選択ゲート電極SGを設ける。そして、STI17の上面17aにおける選択ゲート電極SGの直下域を、ワード電極WLの直下域よりも上方に位置させることにより、アクティブエリアAAの角部と選択ゲート電極SGとの間の最短距離を、アクティブエリアAAの角部とワード電極WLとの間の最短距離よりも長くする。 (もっと読む)


【課題】ビット線方向のセル間干渉を解消する不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板1と、半導体基板1を複数の素子領域に分離する素子分離絶縁膜2と、半導体基板1の素子領域上に形成されたトンネル絶縁膜3と、トンネル絶縁膜3上に形成されたフローティングゲート電極4と、積層絶縁膜5を介して、フローティングゲート電極4上及びチャネル幅方向に隣接するフローティングゲート電極4間に形成された第1コントロールゲート電極6と、半導体基板1の素子領域のチャネル幅方向に面する側面に形成されたアシスト絶縁膜7と、アシスト絶縁膜7を介して、複数の素子領域間に形成された第2コントロールゲート電極8と、を備えている。 (もっと読む)


81 - 100 / 403