【課題】電流により発生する磁場を化合物半導体回路で集約して検出することができる小型で、高感度かつ高精度な電流センサを実現すること。
【解決手段】半導体回路（ＬＳＩ回路）と化合物半導体回路（ホール素子を有する化合物半導体素子）とが形成された基板に、さらに、化合物半導体素子の直上に、該直下の化合物半導回路に対して磁束密度を増加させるための所定の形状からなる電気配線（コ字型または馬蹄型の形状を呈した金属配線）を形成し、この電気配線に被検出電流を流すようにした。 （もっと読む）

【課題】記録密度を向上できる高周波磁界発生素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録装置を提供する。
【解決手段】実施形態に係る高周波磁界発生素子は、第１固定層と、第１自由層と、第２自由層と、を備える。第１固定層は、磁化の方向が固定であって磁化の方向に第１方向と平行な成分が含まれる。第１自由層は、第１固定層と積層される。第１自由層は、磁化の方向が可変であって磁化の方向に第１方向と直交する成分が含まれる。第２自由層は、第１固定層と積層される。第２自由層は、磁化の方向が可変であって磁化の方向に第１方向と直交する成分が含まれる。第１固定層は、第１自由層と第２自由層との間に設けられる。第１自由層の磁化及び第２自由層の磁化は、第１自由層、第２自由層及び第１固定層に流れる電流により発振する。第１自由層の発振における磁化の回転方向は、第２自由層の発振における磁化の回転方向に対して逆である。 （もっと読む）

【課題】スピン注入トルク磁気抵抗ランダム・アクセス・メモリ(ＳＴＴ−ＭＲＡＭ)のメモリセル寸法を縮小する。
【解決手段】ワード・ラインＷＬに対して実質的に平行にかつビット・ラインＢＬに対して実質的に垂直にソース・ラインＳＬを配列することによって、縮小されたビット・セル寸法が達成される。さらに、１つの実施の形態では、書込み動作時に、無効な書込み動作を防止するために、選択されないビット・セルのビット・ラインにハイ論理／電圧レベルが印加される。 （もっと読む）

【課題】 シザーズ構造を有する磁気抵抗センサの磁気バイアス構造を提供する。
【解決手段】 磁気バイアス付与の堅牢性を向上させる新規のハードバイアス構造を有するシザーズ型磁気センサ。当該センサは、電気絶縁障壁層または導電スペーサ層等の非磁性層により分離された第１の磁気層および第２の磁気層を含むセンサスタックを含む。第１の磁気層および第２の磁気層は、逆平行に結合されるが、磁気バイアス構造により、エアベアリング面に対して平行でも垂直でもない方向に傾けられた磁化方向を有する。磁気バイアス構造は、センサスタックの後縁から延在し、センサスタックの第１の側面および第２の側面に整列した第１の側面および第２の側面を有するネック部を含む。バイアス構造はまた、ネック部から後方に延在する先細または楔形部を含む。 （もっと読む）

【課題】 本発明の実施形態によれば、単方向電流で書き込みが可能であり、微細化が可能な磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路を提供することができる。
【解決手段】 磁気メモリ素子は、磁化が可変の第１の強磁性層と、第１のバンド及び第２のバンドを有する第２の強磁性層と、前記第１の強磁性層と前記第２の強磁性層との間に設けられた非磁性層と、を備える。 （もっと読む）

【課題】ビット当たりの単価を低減できる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第１方向に沿う第１部分(11a)と第２方向に沿いかつ第１部分と接続された第２部分(11b)とを有し、第２部分において半導体材料を含み、第１方向および第２方向からなる第１平面と交わる方向に沿って離れて並ぶ少なくとも２つの第１配線(11)を含む。可変抵抗膜(15)は、第１配線の第２部分に接続された第１面を有し、相違する抵抗値を示す複数の状態を取り得る。第２配線(12)は、可変抵抗膜の第１面と対向する第２面と接続されている。制御線(13)は、第１平面と交わる方向に沿い、少なくとも２つの第１配線の第２部分の半導体材料を含む部分と絶縁膜を介して接し、第１配線の第２部分の半導体材料を含む部分および絶縁膜とともにトランジスタを構成する。 （もっと読む）

【課題】磁壁移動型ＭＲＡＭのメモリセルの面積を低減する。
【解決手段】メモリセル２００−１が、固定層１１と磁気記録層２１とリファレンス層４１とトンネルバリア膜３１とＭＯＳトランジスタ５１とを備えており、メモリセル２００−２が、固定層１３と磁気記録層２２とリファレンス層４２とトンネルバリア膜３２とＭＯＳトランジスタ５２とを備えている。固定層１１、１３は、第１方向に固定された磁化を有している。第１方向と反対の第２方向に固定された磁化を有する固定層１２が磁気記録層２１、２２に接合されている。固定層１２と共通ビット線ＣＢＬとが、それらの間の電気的接続が分離不能であるように接続される。 （もっと読む）

【課題】磁気トンネル接合素子を用いた構造において、製造工程の簡素化を達成することができる記憶装置及びその製造方法を提供する。
【解決手段】実施形態に係る記憶装置は、第１信号線と、第２信号線と、トランジスタと、記憶領域と、導通領域と、を備える。トランジスタは、第１信号線と、第２信号線と、のあいだを流れる第１方向の電流及びこれと反対の第２方向の電流の導通を制御する。記憶領域は、第１信号線と、トランジスタの一方端と、のあいだに接続され、第１の平行閾値以上の電流が第１方向に流れると磁化の向きが平行になり、第１の反平行閾値以上の電流が第２方向に流れると磁化の向きが反平行になる第１磁気トンネル接合素子を有する。導通領域は、第２信号線と、トランジスタの他方端と、のあいだに接続される。 （もっと読む）

【課題】多値化にあたり素子構造及び製造工程の簡素化を達成する。
【解決手段】記憶装置は、第１信号線、第２信号線、トランジスタ、第１記憶領域、第２記憶領域、を備える。トランジスタは、第１、第２信号線間を流れる第１方向及びこれと反対の第２方向の電流の導通を制御する。第１記憶領域は、第１信号線とトランジスタの一方端とのあいだに接続される。第１記憶領域は、第１の平行閾値以上の電流が第１方向に流れると磁化の向きが平行になり、第１の反平行閾値以上の電流が第２方向に流れると反平行になる第１磁気トンネル接合素子を有する。第２記憶領域は、第２信号線とトランジスタの他方端とのあいだに接続される。第２記憶領域は、第１の平行閾値よりも大きな第２の平行閾値以上の電流が第２方向に流れると平行になり、第１の反平行閾値よりも大きな第２の反平行閾値以上の電流が第１方向に流れると反平行になる第２磁気トンネル接合素子を有する。 （もっと読む）

【課題】小型化が可能で、部品の搭載、及び部品間の電気的な接続を容易に行うことができる筐体を提供する。
【解決手段】筐体１は、電子部品が搭載される搭載領域２７の周囲の高さが搭載領域２７の高さ以下であり、配置されたリードフレーム４ａ及びリードフレーム４ｂの表面が露出する基部２ａ、及びリードフレーム４ａ及びリードフレーム４ｂの表面の一部が覆われる被覆部２ｂ、を有する第１の筐体２と、第１の筐体２の形状に応じて形成され、第１の筐体２と溶着される溶着部３６を有する第２の筐体３と、を備える。 （もっと読む）

【課題】より容易な方法で集積度を向上させた情報格納装置を提供する。
【解決手段】本発明の情報格納装置は、基板と、基板上のゲートライン構造体を含むトランジスターと、少なくとも一部が基板内に埋め込まれてトランジスターの活性領域を定義する導電性分離パターン（ｃｏｎｄｕｃｔｉｖｅ ｉｓｏｌａｔｉｏｎ ｐａｔｔｅｒｎｓ）と、を有し、導電性分離パターンは、互いに電気的に連結される。 （もっと読む）

【課題】磁壁移動型ＭＲＡＭのメモリセルの面積を小さくする。
【解決手段】磁気ランダムアクセスメモリが、メモリセルＣ１〜Ｃ３が形成されたメモリセルライン１と、書き込みビット線１２−１〜１２−４とを具備する。メモリセルライン１は、磁気記録層４と、磁化固定層３−１〜３−４と、リファレンス層６−１〜６−３と、スペーサ層５−１〜５−３と、ｎＭＯＳトランジスタ２−１〜２−４とを備えている。スペーサ層５−ｉとリファレンス層６−ｉとは、磁化固定層３−ｉと磁化固定層３−（ｉ＋１）の間に位置している。磁化固定層３−１、３−３と、磁化固定層３−２、３−４は、互いに逆の方向に固定された磁化を有している。リファレンス層６−１〜６−３も、固定された磁化を有している。ｎＭＯＳトランジスタ２−ｉは、書き込みビット線１２−ｉと磁化固定層３−ｉの間に設けられている。 （もっと読む）

【課題】チップ面積の縮小を図る。
【解決手段】磁気ランダムアクセスメモリは、メモリセル部の素子領域１０ａ上に形成された第１の拡散層１７ａと、第１の拡散層に接続された第１のコンタクトＣＢ１と、第１のコンタクト上に形成された第１の下部電極層２１ａと、第１の下部電極層上に形成された第１の抵抗変化層２２ａ及び第１の上部電極層２３ａと、周辺回路部において互いに異なる素子領域に形成された第２乃至第４の拡散層１７ｄ、１７ｅと、第２乃至第４の拡散層に接続された第２乃至第４のコンタクトＣＳ１、ＣＳ２と、第１の下部電極層、第１の抵抗変化層、第１の上部電極層と同じ高さに形成された第２の下部電極層２１ｂ、第２の抵抗変化層２２ｂ、第２の上部電極層２３ｂとを具備する。第２の下部電極層は、第２及び第３のコンタクトを接続する第１のローカル配線Ｌ１として機能する。 （もっと読む）

【課題】本発明は、小型化に優れると共に高精度な電気抵抗の調整が可能である磁気検出装置とその製造方法を提供することを目的とする。
【解決手段】第一の短絡層４１と第二の短絡層４２とを、それぞれ第一の磁気抵抗効果素子層１１と第一の抵抗素子層２１とにのみ導通させ且つ一体に積層させて短絡することで、第一の磁気抵抗効果素子層１１と第一の抵抗素子層２１との電気抵抗を調整する。 （もっと読む）

【課題】高速な読み出し動作に適しながらメモリセルの面積を低減することができる磁壁移動型の磁気ランダムアクセスメモリを提供する。
【解決手段】メモリセル１０が、磁気記録層２と、固定層１１、１２と、磁気記録層２に対向するように設けられたリファレンス層４１、４２、４３と、トンネルバリア膜３１、３２、３３とを備えている。固定層１１は上方向に固定された磁化を有し、固定層１２は、下方向に固定された磁化を有している。リファレンス層４１、４２、４３は、上方向に固定された磁化を有している。リファレンス層４１、４２、４３及びトンネルバリア膜３１、３２、３３は、固定層１１、１２の間の位置に設けられている。 （もっと読む）

【課題】 高い信号出力を有するスピン蓄積型磁気再生ヘッドおよび高密度の磁気記録再生装置を提供する。
【解決手段】 第１の電極層の一端上に、第１の絶縁層を介して積層された第１の強磁性体層と、第１の電極層の他端上に、第１の絶縁層よりも大きな接合面積を持つ第２の絶縁層を介して積層された第２の強磁性体層と、第１の強磁性体層に接続されている検出電極と、第２の強磁性体層に接続されている第２の電極層とを備え、第１の電極層の幅l_bが、第１の絶縁層から第２の絶縁層方向に向かうにつれ大きくなり、かつ第１の絶縁層と第２の絶縁層の間で一定の幅を持つ部分l_aを備えている。 （もっと読む）

【課題】記憶素子に充分な電流を流すことができるようにセルトランジスタの電流駆動能力を充分に確保しつつ、ユニットセルのレイアウト面積が従来よりも小さい半導体記憶装置を提供する。
【解決手段】本実施形態による半導体記憶装置は、半導体基板と、半導体基板に形成されたアクティブエリアを備える。複数のセルトランジスタがアクティブエリアに形成されている。第１のビット線および第２のビット線は、互いに対をなす。複数のワード線は第１および第２のビット線と交差する。複数の記憶素子の一端がセルトランジスタのソースまたはドレインに電気的に接続され、他端が第１または第２のビット線に接続されている。第１および第２のビット線は、両方とも同一のアクティブエリアに対して記憶素子を介して接続されている。 （もっと読む）

【課題】コンパクトな構成でありながら磁場の検出性能に優れ、かつ容易に製造可能な磁気センサを提供する。
【解決手段】磁化固着層６３と介在層６２と磁化自由層６１とを順にそれぞれ含むと共に、信号磁場によって互いに反対向きの抵抗変化を示す第１および第２のＭＲ素子を備える。ここで、第１のＭＲ素子における磁化固着層６３は、介在層６２の側から順にピンド層６３１と、結合層６３２と、ピンド層６３１と反強磁性結合するピンド層６３３とを含むシンセティック構造を有する。このシンセティック構造は、ピンド層６３３の総磁気モーメントがピンド層６３１の総磁気モーメントよりも大きなものである。一方、第２のＭＲ素子における磁化固着層６３は、単一もしくは複数の強磁性材料層からなる。 （もっと読む）

【課題】高い熱揺らぎ耐性を確保しつつ、スイッチング電流を低減するも、記憶保持特性を向上させ、更なる高速動作化及び高集積化を可能する信頼性の高い磁気抵抗素子及び磁気記憶装置を提供する。
【解決手段】反強磁性層５１及び積層フェリー固定層５０と、トンネルバリア層２と、非磁性層４を間に挟持した第１の磁性層３と第２の磁性層５とを有する積層磁化自由層１１とを有してＭＴＪ１０が構成されており、ＭＴＪ１０は、その周縁において、当該ＭＴＪ１０の面内磁化容易軸の方向と垂直となる方向に一対の溝１０ａ，１０ｂが形成されている。 （もっと読む）

【課題】スピントルク型磁気メモリにおいて、異方性エネルギーを大きくし、微細化しても十分な熱揺らぎ耐性を有するようにする。
【解決手段】記憶素子は、膜面に対して垂直な磁化を有し、情報を磁性体の磁化状態により保持する記憶層と、記憶層に記憶された情報の基準となる、膜面に対して垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とにより、ＭＴＪ構造を持つ。これに加え、記憶層に隣接する、Ｃｒ、Ｒｕ、Ｗ、Ｓｉ、Ｍｎの少なくとも一つからなる保磁力強化層と、保磁力強化層に隣接する酸化物によるスピンバリア層を設ける。 （もっと読む）