【課題】酸化物半導体膜の被形成面近傍に含まれる不純物を低減する。また、酸化物半導体膜の被形成面近傍の結晶性を向上させる。また、該酸化物半導体膜を用いることにより、安定した電気特性を有する半導体装置を提供する。
【解決手段】シリコンを含む下地絶縁膜と、下地絶縁膜上に形成された酸化物半導体膜と、酸化物半導体膜上に形成されたゲート絶縁膜と、ゲート絶縁膜と接し、少なくとも酸化物半導体膜と重畳する領域に設けられたゲート電極と、酸化物半導体膜に電気的に接続されたソース電極、及びドレイン電極と、を有し、酸化物半導体膜は、下地絶縁膜との界面から酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度で分布する領域を有し、少なくとも領域内に、結晶部を含む半導体装置である。 （もっと読む）

【課題】ＭＯＮＯＳ型不揮発性メモリセルの書込特性を改善する。
【解決手段】第１方向に伸び、且つ、半導体基板１を複数の素子領域に分離する素子分離絶縁膜ＳＴＩと、第１方向と交差する第２方向に伸びる複数のワード線と、素子領域上に接続された複数のメモリセルを含むメモリセルストリングと、メモリセルストリングの一端に選択ゲートトランジスタを介して接続されたビット線コンタクトと、メモリセルストリングの他端に選択ゲートトランジスタを介して接続されたソース線コンタクトとを備え、メモリセル４は、半導体基板１上に形成されたトンネル絶縁膜４１と、トンネル絶縁膜４１上に形成され、且つ、絶縁膜を含む電荷蓄積層４２と、電荷蓄積層４２上に形成され、且つ、ワード線に接続されるゲート電極４４とを有し、書込時に、選択ワード線に隣接する第１及び第２隣接ワード線のうち、第１隣接ワード線に、パス電圧より大きい補助電圧が印加される。 （もっと読む）

メモリ素子をプログラムする方法と、ゲートによる接合リーク電流を利用してプログラムされたメモリ素子を提供する。本素子は、基板上のフローティングゲートと、基板内の活性領域と、フローティングゲートに隣接する第２ゲートを少なくとも含むことができる。本方法は、第１ゲートにバイアスをか印加することによってフローティングゲートの下の基板内に反転領域を生成する工程と、第２ゲートの付近に臨界電界を生成する工程を含むことができる。臨界電界を生成する工程は、活性領域に第１ポジティブバイアスを印加する工程と、第２ゲートに第１ポジティブバイアスより小さいバイアスを印加する工程を含むことができる。本素子は、活性領域に印加されるゼロボルトより大きい第１バイアスと、第２ゲートに印加される第１バイアスより大きい第２バイアスをさらに含む。第１バイアスと第３バイアスは、フローティングゲートと選択ゲートの間において基板内にリーク電流を生成するために選択される。
（もっと読む）