【課題】流れる電流の大きさのバラツキを抑制するとともに、効率よく製造することが可能な半導体装置を提供すること。
【解決手段】アノード１およびカソード２と、アノード２に導通するドレイン領域およびカソード２に導通するソース領域を有するｎ型半導体層３と、カソード２に導通するゲート領域を有するｐ型半導体層４と、を備える定電流ダイオードＡ１であって、ｎ型半導体層３には、その表面にカソード２が接続され、その裏面にアノード１が接続されており、ｐ型半導体層４は、それぞれがｎ型半導体層３の表面から裏面に向かって延びる１対の壁部からなる複数の壁部対４１ａが、ｎ型半導体層３の厚さ方向と直角である方向に配列された構成とされており、ｎ型半導体層３の表面側部分のうち、複数の壁部対４１ａに挟まれた部分が、上記ソース領域となるｎ⁺型半導体層３２とされている。 （もっと読む）

【課題】 電界緩和を図り高耐圧化を実現することに加え、デバイスサイズの更なる減少化、正孔の引き抜きを容易にして、信頼性の高い優れた化合物半導体装置を実現する。
【解決手段】 本発明の化合物半導体装置は、ＧａＡｓ等の第１の化合物半導体層上に、電子に対する障壁が伝導帯にあり、且つ正孔に対する障壁が価電子帯にない、即ちタイプＩＩ構造のバンド構造を有する属元素と６属元素の化合物からなるアモルファス層、例えばアモルファスＧａＳ層（ａ−ＧａＳ層）を有するものである。 （もっと読む）