【課題】低周波雑音が低減されるとともに、素子面積の小さい半導体装置及びその製造方法を製造コストを増大させずに提供する。
【解決手段】半導体装置は、第１導電型の下部ゲート領域４と、第２導電型のチャネル領域３と、第１導電型の上部ゲート領域２と、チャネル領域３の両側に位置する第２導電型のソース及びドレイン領域８と、上部ゲート領域２上に形成されたゲート電極６と、ゲート電極６の両側面上に形成されたサイドウォールスペーサ７とを有するＪＦＥＴ７０を備える。上部ゲート領域２とソース及びドレイン領域８とは、チャネル領域３のうちサイドウォールスペーサ７の下に位置する部分を挟んで互いに離間しており、ソース及びドレイン領域８は、ゲート長方向におけるゲート電極６の両側方であってサイドウォールスペーサ７の外側を含む領域に形成されている。 （もっと読む）

【課題】しきい電圧の変動を減らした高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】化合物半導体を含む基板上に形成され、二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、二次元電子ガスチャネルに対応するように、チャネル層上に形成された第１チャネル供給層と、チャネル層のデプリーション領域及び第１チャネル供給層の一部の領域上に形成されたデプリーション層と、第１チャネル供給層上に形成され、デプリーション領域を挟んで対向するソース及びドレイン電極と、デプリーション層上に形成されたゲート電極と、を備え、第１チャネル供給層より分極率が小さい第２チャネル供給層を、チャネル層のデプリーション領域及び第１チャネル供給層の一部の領域上に備え、デプリーション層が第２チャネル供給層上に備えられる、高電子移動度トランジスタである。 （もっと読む）

【課題】閾値電圧のばらつきを低減できる炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置１０は、基板１１と、基板１１上に設けられ、主表面１３Ａと、主表面１３Ａと交差する厚さ方向とを有する炭化珪素層４とを含む。炭化珪素層４は、チャネル層７と、ソース領域１５と、ドレイン領域１７と、ソース領域１５とドレイン領域１７との間において、ゲート領域１６Ｒとを含む。ゲート領域１６Ｒはチャネル層７に対して、第１の導電型と異なる第２の導電型を有するようにエピタキシャル成長されている。 （もっと読む）

【課題】ノーマリーオフ特性を具現すると共にゲートリーク電流を抑制する窒化物半導体素子及びその製造方法を提供する。
【解決手段】第１の窒化物層３１とその材料より広いエネルギバンドギャップを有する材料を含む第２の窒化物層３３とが異種接合され、接合界面寄りに２次元電子ガス（２ＤＥＧ）チャネルが形成された窒化物半導体層３０と、その上にオミック接触されたソース電極５０と、これから離間して窒化物半導体３０層上にオミック接触されたドレイン電極６０と、ソース電極５０とドレイン電極６０との間の窒化物半導体層３０上に、これらから離間して形成されたＰ型窒化物層４０と、この上に形成されたＮ型窒化物層１４０と、ソース側の側壁が、Ｐ型窒化物層４０及びＮ型窒化物層１４０のソース側の側壁と整列するようにＮ型窒化物層１４０上に接触させたゲート電極７０とを含む。 （もっと読む）

【課題】ゲート領域近傍のチャネル部分の抵抗を低減することにより、従来よりも特性オン抵抗が低い炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置は、基板１１と、基板１１上に設けられ、主表面１３Ａと、主表面１３Ａと交差する厚さ方向とを有する炭化珪素層４とを有している。炭化珪素層４は、チャネル層１３と、ソース領域１５と、ドレイン領域１７と、ソース領域１５とドレイン領域１７との間において、厚さ方向に沿って主表面１３Ａからチャネル層１３中に突き出るように延びるゲート領域１６とを含んでいる。ゲート領域１６の対向方向に沿った寸法は、主表面１３Ａから離れるにつれて小さくなっている。 （もっと読む）

【課題】耐圧を高めた窒化物半導体素子及び製造方法を提供する。
【解決手段】第１の窒化物層３１と該第１の窒化物層３１の材料より広いエネルギバンドギャップを有する材料を含む第２の窒化物層３３とが異種接合され、該接合界面寄りに２次元電子ガス（２ＤＥＧ）チャネルが形成された窒化物半導体層３０と、窒化物半導体層３０上にオーミック接触されるソース電極５０とドレイン電極６０と、ソース電極５０とドレイン電極６０との間の窒化物半導体層３０上に形成され、ソース電極５０から所定距離だけ離間された第１の側壁からドレイン側へ長く形成された多数のＰ型窒化物半導体セグメント８０と、ソース電極５０とドレイン電極６０との間でソース電極５０に近く形成され、多数のＰ型窒化物半導体セグメント８０間の窒化物半導体層３０上及びＰ型窒化物半導体セグメント８０上に接触されるゲート電極７０とを含む。 （もっと読む）

【課題】高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】高電子移動度トランジスタ（ＨＥＭＴ）及びその製造方法に係り、該高電子移動度トランジスタは、基板と、基板から離隔された位置に備わった高電子移動度トランジスタ積層物と、基板と高電子移動度トランジスタ積層物との間に位置した疑似絶縁層と、を含み、該疑似絶縁層は、異なる相の少なくとも２つの物質を含む。前記異なる相の少なくとも２つの物質は、固体物質と非固体物質とを含む。前記固体物質は、半導体物質であり、前記非固体物質は、空気である。 （もっと読む）

【課題】ノーマリオフ動作を実現しながら良好な伝導性能を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１上方に形成された電子走行層３及び電子供給層５と、電子供給層５上方に形成されたゲート電極１１ｇ、ソース電極１１ｓ及びドレイン電極１１ｄと、電子供給層５とゲート電極１１ｇとの間に形成されたｐ型半導体層８と、電子供給層５とｐ型半導体層８との間に形成され、電子供給層５よりもバンドギャップが大きい正孔障壁層６と、が設けられている。 （もっと読む）

【課題】半導体層と電極との間に絶縁膜を介するＭＩＳ構造を採用するも、オン抵抗の上昇及び閾値の変動を抑止し、信頼性の高い半導体装置を得る。
【解決手段】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、化合物半導体積層構造２と、化合物半導体積層構造２の表面と接触する挿入金属層４と、挿入金属層４上に形成されたゲート絶縁膜７と、挿入金属層４の上方でゲート絶縁膜７を介して形成されたゲート電極８とを含み構成される。 （もっと読む）

【課題】逆ピエゾ効果が効果的に抑制され、オフ時の高電界状態であっても、ゲート電極近傍でクラックの発生が抑止されたスイッチング素子を提供する。
【解決手段】スイッチング素子１は、電子走行層１３と、電子走行層１３の上面に形成され、バンドギャップが電子走行層１３より大きく電子走行層１３とヘテロ接合する電子供給層１４と、ソース電極１５とドレイン電極１６と、ソース電極１５とドレイン電極１６の間に配置されたゲート電極１７とを備え、ゲート電極の下方に、電子供給層１４に替えて、逆ピエゾ抑制層２０を配置してなる。逆ピエゾ抑制層２０は、ヘテロ接合よりも格子不整合が緩和された状態で電子走行層１３と接合するように、その組成等が調整されており、ゲート電極１７との接触領域Ａ２のドレイン電極１６側境界Ｂ４を跨ぐように配置される。 （もっと読む）

【課題】ホモエピタキシャルＬＥＤ、ＬＤ、光検出器又は電子デバイスを形成するために役立つＧａＮ基板の形成方法の提供。
【解決手段】約１０^４／ｃｍ^２未満の転位密度を有し、傾角粒界が実質的に存在せず、酸素不純物レベルが１０^１９ｃｍ^−３未満の窒化ガリウムからなる単結晶基板上に配設された１以上のエピタキシャル半導体層を含むデバイス。かかる電子デバイスは、発光ダイオード（ＬＥＤ）及びレーザーダイオード（ＬＤ）用途のような照明用途、並びにＧａＮを基材とするトランジスター、整流器、サイリスター及びカスコードスイッチなどのデバイスの形態を有し得る。また、約１０^４／ｃｍ^２未満の転位密度を有し、傾角粒界が実質的に存在せず、酸素不純物レベルが１０^１９ｃｍ^−３未満の窒化ガリウムからなる単結晶基板を形成し、該基板上に１以上の半導体層をホモエピタキシャルに形成する方法及び電子デバイス。 （もっと読む）

【課題】配線を形成したときに電極と配線との密着性を向上できる炭化珪素半導体装置の製造方法を提供する。
【解決手段】第１の面と、第１の面と反対の第２の面とを有する炭化珪素半導体層１１０が準備される。炭化珪素半導体層１１０の第２の面を部分的に覆う金属層と、炭化珪素半導体層１１０の第２の面を部分的に覆う熱酸化膜１３０とが形成される。金属層を熱処理することにより電極１５０が形成される。金属層を形成する工程は、金属層を熱処理する温度において炭素よりもシリコンとの反応性が高い材料を用いて行われる。電極１５０を形成する工程において電極１５０の表面上に炭素が偏析する。電極１５０の表面および熱酸化膜１３０の表面の両方において、炭素を除去可能なエッチングが行われる。 （もっと読む）

【課題】高速回復整流器構造体の装置および方法を提供する。
【解決手段】具体的には構造体は第１のドーパントの基板（１２０）を含む。第１のドーパントが低濃度ドープされた第１のエピタキシャル層（１４０）が基板に結合されている。第１の金属層（１９０）が第１のエピタキシャル層に結合されている。複数のトレンチ（１７５）が第１のエピタキシャル層内に窪んでおり、その各々が金属層と結合している。装置は各々第２のドーパント型がドープされた複数のウェルも含み、各ウェルは対応するトレンチの下に且つ隣接して形成されている。複数の酸化物層（１７０）が対応するトレンチの壁および底部上に形成されている。第１のドーパントがドープされた複数のチャネル領域が、２つの対応するウェル間の第１のエピタキシャル層内に形成されている。複数のチャネル領域（１５０）の各々は第１のエピタキシャル層より高濃度に第１のドーパントがドープされている。 （もっと読む）

【課題】多様な構造を実現することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１の上方に形成された化合物半導体層２と、が設けられている。化合物半導体層２には、第１の不純物の活性化により発生した第１導電型のキャリアを含む第１の領域２ａと、第１の不純物と同一種類の第２の不純物の活性化により発生したキャリアを、第１の領域２ａよりも低濃度で含有する第２の領域２ｂと、が設けられている。 （もっと読む）

【課題】ゲート電極とチャネル層との間の障壁層に低抵抗領域を備えた構成において、ゲートリーク電流を防止することによりドレイン電流の最大値の向上を図ることが可能な半導体装置を提供する。
【解決手段】化合物半導体で構成されたチャネル層１４と、チャネル層１４上に設けられた上部障壁層１５とを備え、上部障壁層１５における表面層には、不純物を含有することにより周囲よりも低抵抗に保たれた低抵抗領域１５ｇが設けられている。また、この低抵抗領域１５ｇを挟んだ位置において上部障壁層１５に接続されたソース電極１７ｓおよびドレイン電極１７ｄを備えている。さらに、低抵抗領域１５ｇ上に設けられたゲート絶縁膜１８と、このゲート絶縁膜１８を介して低抵抗領域１５ｇ上に設けられたゲート電極１９とを備えている。 （もっと読む）

【課題】高濃度接合リークが発生することを抑制する。
【解決手段】第２ゲート領域８が備えられるトレンチ６の先端部においてＪＦＥＴ構造が形成されないように凹部１３を形成する構造において、凹部１３の底面と側面との境界部となるコーナ部にｐ型層１６を形成するようにする。これにより、ｐ型層１６とｐ⁺型の第１ゲート領域３もしくは第２ゲート領域８とが同じ導電型となり、これらの間において高濃度接合が構成されないようにできる。したがって、ドレイン電位が第１ゲート領域３上に表出して、ゲート−ドレイン間耐圧を低下させてしまうことを防止でき、高濃度接合リーク（ゲートリークやドレインリーク）が発生することを防止することができる。 （もっと読む）

【課題】ダイオード部とトランジスタ部の面積比率を自由に設定することが可能な窒化物系半導体装置を提供することを目的とする。
【解決手段】第１ＨＥＭＴ部３０及び第２ＨＥＭＴ部３１から成るトランジスタ部１と、第１電極２４と電気的に短絡された第１ショットキー電極２８及び第１ゲート電極２６と電気的に第２ショットキー電極２９から成るダイオード部２と、を備えて構成されている。また、第１電極２４と第２電極２５との間の領域に第１電極２４に沿って、第１ゲート電極２６及び第１ショットキー電極２８が交互に形成され、かつ、第２電極２５に沿って、第２ゲート電極２７及び第２ショットキー電極２９が交互に形成されている。さらに、第１ゲート電極２６と第２ゲート電極２７とは、対向して形成されており、第１ショットキー電極２８と第２ショットキー電極２９とは対向して形成されている。 （もっと読む）

【課題】斜めイオン注入を行わなくても、外周耐圧構造を形成でき、かつ、高いドレイン耐圧が得られるようにする。
【解決手段】凹部１６の底面に形成されたＰ型領域１８と、トレンチ１３内に配置されたＰ⁺型層１５、および、凹部１７の底面に形成されたＰ型領域１９とによってＰ型リサーフ層２０を構成することで電界緩和構造とする。Ｐ型リサーフ層２０がトランジスタセル領域Ｒ１の周囲を囲むような構成とされることから、外周耐圧構造領域Ｒ２に延びる電界をさらにトランジスタセル領域Ｒ１の外周側に延ばすことが可能となり、ブレークダウン位置を凹部１７の底面におけるＮ^-型ドリフト層２にシフトできるため、電界緩和を行うことが可能となる。したがって、ドレイン耐圧を向上させることが可能となる。 （もっと読む）

【課題】オン抵抗が低く高速動作が可能でありノーマリオフ特性を有し、かつ一の基板を用いて構成された炭化珪素半導体装置を提供する。
【解決手段】第１、第２、第４および第５不純物領域１１、１２、２１、２２は第１導電型を有し、第３不純物領域１３は第２導電型を有する。第１〜第３不純物領域１１〜１３は第１導電型の第１層３４に達する。第４および第５不純物領域２１、２２は第２層３５上に設けられている。第１〜第５電極Ｓ１、Ｄ１、Ｇ１、Ｓ２、Ｄ２は第１〜第５不純物領域のそれぞれの上に設けられている。第１および第５電極Ｓ１、Ｄ２の間と、第３および第４電極Ｇ１、Ｓ２の間とは電気的に接続されている。第４および第５不純物領域２１、２２の間を覆うゲート絶縁膜Ｉ２上に第６電極Ｇ２が設けられている。 （もっと読む）