【課題】リーク電流が小さく、かつ、ノーマリオフ動作をするデバイスに適した半導体基板を提供する。
【解決手段】ベース基板と、ベース基板上に設けられた、ＩＩＩａ族元素を含む窒化物の第１結晶からなる第１エピタキシャル結晶層と、第１エピタキシャル結晶層上に設けられ、第１結晶よりも大きなバンドギャップを有し、かつ、ＩＩＩａ族元素及びＩＩＩａ族元素の一部を置換したＩＩＩｂ族元素を含む窒化物の第２結晶からなる第２エピタキシャル結晶層とを備える半導体基板を提供する。上記の半導体基板において、第２エピタキシャル結晶層は、第１エピタキシャル結晶層に格子整合又は疑格子整合してもよい。 （もっと読む）

【課題】本発明は、ノーマリーオフ動作が可能なパワー素子およびその製造方法を提供する。
【解決手段】本発明のパワー素子は、第１窒化物層を形成した後ゲート電極下部に第２窒化物層をさらに形成することによってゲート電極に対応する部分には２次元の電子ガス層が形成されないため、ノーマリーオフ動作が可能である。これによって、本発明の一実施形態に係るパワー素子は、ゲートの電圧に応じて２次元の電子ガス層の生成を調整することができ、ノーマリーオフ動作が可能であるため、消費電力を減少させ得る。また、ゲート電極に対応する第２窒化物層を形成するため、第１窒化物層を形成した後ゲート電極に対応する部分のみを再成長させたり、ゲート電極に対応する部分を除いた残り部分をエッチングする方法を用いることによって、リセス工程を省略することができることから素子の再現性を確保することが化膿であり、工程を単純化させることができる。 （もっと読む）

【課題】ＩｎＡｌＮ電子供給層上にＧａＮ層を形成する場合でも、ＩｎＡｌＮ電子供給層の品質の悪化を抑制すること。
【解決手段】本発明は、基板１０上にＧａＮ電子走行層１４を形成する工程と、ＧａＮ電子走行層１４上にＩｎＡｌＮ電子供給層１８を形成する工程と、ＩｎＡｌＮ電子供給層１８上に第１のＧａＮ層２０を形成する工程と、第１のＧａＮ層２０上に、ＩｎＡｌＮ電子供給層１８および第１のＧａＮ層２０を形成した際の温度よりも高い温度で、第２のＧａＮ層２２を形成する工程と、ＩｎＡｌＮ電子供給層１８上に、ゲート電極２６と、ゲート電極２６を挟むソース電極２８およびドレイン電極３０と、を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】ＩｎＡｌＮ電子供給層上にＧａＮ層を形成する場合でも、ＩｎＡｌＮ電子供給層の品質の悪化を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、基板１０上にＧａＮ電子走行層１４を形成する工程と、ＧａＮ電子走行層１４上にＩｎＡｌＮ電子供給層１８を形成する工程と、ＩｎＡｌＮ電子供給層１８を形成した後、Ｉｎ含有ガスを供給しつつ、基板１０を昇温させる工程と、昇温が終了した後、ＩｎＡｌＮ電子供給層１８上にＧａＮ層２０を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】高周波数動作が可能な半導体装置を提供すること。
【解決手段】本発明は、基板１０上に設けられたＧａＮ電子走行層１４と、ＧａＮ電子走行層１４上に設けられたＡｌＮスペーサ層１６と、ＡｌＮスペーサ層１６上に設けられたＩｎＡｌＮ電子供給層１８と、ＩｎＡｌＮ電子供給層１８上に設けられたゲート電極２４とゲート電極２４を挟むソース電極２６およびドレイン電極２８と、を備え、ＡｌＮスペーサ層１６の膜厚が、０．５ｎｍ以上１．２５ｎｍ以下の半導体装置である。 （もっと読む）

【課題】ゲート電極のドレイン端の電界を緩和し、ゲート絶縁膜の破損を低減する。
【解決手段】窒化物半導体で形成されたチャネル層１０８と、チャネル層１０８の上方に、チャネル層よりバンドギャップエネルギーが大きい窒化物半導体で形成された電子供給層１１２と、チャネル層１０８の上方に形成されたソース電極１１６およびドレイン電極１１８と、チャネル層１０８の上方に形成されたゲート電極１２０と、チャネル層１０８の上方に形成され、チャネル層１０８からホールを引き抜くホール引抜部１２６と、ゲート電極１２０およびホール引抜部１２６を、電気的に接続する接続部１２４と、を備える電界効果型トランジスタ１００。 （もっと読む）

【課題】材料の熱膨張係数の差に起因する反り等を抑制することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成された電子走行層２と、電子走行層２上方に形成された電子供給層３と、が設けられている。基板１の表面に、電子走行層２よりも熱膨張係数が小さい第１の領域１ｂと、電子走行層２よりも熱膨張係数が大きい第２の領域１ａと、が混在する。 （もっと読む）

【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能
するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース、ドレ
イン、およびゲートを含む。第１のスペーサ層が、活性領域の上方でソースとゲートの間
にあり、第２のスペーサ層が、活性領域の上方でドレインとゲートの間にある。第１のス
ペーサ層上の第１のフィールドプレート、及び第２のスペーサ層上の第２のフィールドプ
レートが、ゲートに接続される。第３のスペーサ層が、第１のスペーサ層、第２のスペー
サ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、
第３のフィールドプレートが、第３のスペーサ層上にあり、ソースに接続される。 （もっと読む）

【課題】デバイス特性に優れたＨＥＭＴ構造またはＭＩＳ（ＭＯＳ）型ＨＥＭＴ構造の半導体素子を提供する。
【解決手段】基板２の上に少なくともＡｌを含むIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１の半導体層(チャネル層)４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群を有する半導体積層構造において、バッファー層３と第１の半導体層４とをＭＯＣＶＤ法で形成し、第２の半導体層６をＭＢＥ法で形成する。 （もっと読む）

【課題】オン抵抗が低いＩＩＩ族窒化物系電界効果トランジスタおよびその製造方法を提供する。
【解決手段】本発明のＩＩＩ族窒化物系電界効果トランジスタは、下地半導体層上に第１窒化物半導体層および第２窒化物半導体層が順次積層された窒化物半導体積層体と、窒化物半導体積層体の上面に接する、ソース電極およびドレイン電極と、ソース電極およびドレイン電極の間の窒化物半導体積層体における、第１窒化物半導体層の一部および第２窒化物半導体層が形成されていない領域であるリセス領域と、リセス領域上に形成された窒化物半導体膜と、リセス領域の内壁面、および第２窒化物半導体層の上面に形成された絶縁膜と、絶縁膜上に形成されたゲート電極とを有し、第２窒化物半導体層は、第１窒化物半導体層に比べて広い禁制帯幅を有し、窒化物半導体膜の上面は、第１窒化物半導体層の上面よりも低いことを特徴とする。 （もっと読む）

【課題】ドレイン電極からのホールリークが防止された横型のＦＥＴを提供することを課題とする。
【解決手段】基板の表面上に形成された第１導電型のチャネル層と、前記チャネル層上に形成されたソース電極、ドレイン電極及びゲート電極とを備え、前記ソース電極及びドレイン電極を前記チャネル層とオーミックコンタクトさせて電界効果型トランジスタを構成し、前記ドレイン電極の下部の前記チャネル層に第１導電型の拡散領域を備え、前記拡散領域が、式（１）Ｎｓ≧ε×Ｖｍａｘ／（ｑ×ｔ）（式中、εは前記チャネル層の誘電率［Ｆ／ｍ］、Ｖｍａｘは前記電界効果型トランジスタの仕様最大電圧［Ｖ］、ｑは電荷量（１．６０９×１０^-19）［Ｃ］、ｔは前記基板の表面から前記拡散領域の底面までの距離［ｍ］である）で表されるシート不純物濃度Ｎｓ［ｃｍ^-2］を有していることを特徴とする電界効果型トランジスタにより上記課題を解決する。 （もっと読む）

【課題】チャネル層よりも下側の界面に溜まったキャリアによる高周波成分の損失を低減した窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、第１の窒化物半導体層１３と、第１の窒化物半導体層１３の上に形成され、第１の窒化物半導体層１３と比べてバンドギャップが大きい第２の窒化物半導体層１４と、第２の窒化物半導体層１４の上に形成された、ソース電極２１、ドレイン電極２２及びゲート電極２３と、第１の窒化物半導体層１３よりも下側に形成された高抵抗層１１と、高抵抗層１１の下側に接して形成された導電層３２と、導電層３２の下側に形成された下部絶縁層３５と、導電層３２と電気的に接続されたバイアス端子３１とを備えている。 （もっと読む）

【課題】アクセプタドープ層を含む積層体を形成する場合に、アクセプタドープ層におけるアクセプタ濃度の増大を図らなくても、ホール濃度を十分な濃度とし、ｐ型化を容易に実現できる半導体素子を提供する。
【解決手段】ＺｎＯ基板１上に、アンドープＺｎＯ層２、共ドープＭｇＺｎＯ層３、透明導電膜４が順に積層されている。ここで、共ドープＭｇＺｎＯ層３は、アクセプタ元素とドナー元素とが共に含まれている共ドープ層である。共ドープＭｇＺｎＯ層３のバンドギャップは、共ドープ層以外の半導体層中で最も小さいバンドギャップとなるアンドープＺｎＯ層２のバンドギャップよりも大きくなるように形成されている。 （もっと読む）

【課題】耐圧性が高く反りが小さい半導体電子デバイスを提供すること。
【解決手段】基板と、前記基板上に形成された、前記基板よりも格子定数が小さく熱膨張係数が大きい窒化物系化合物半導体からなる第一半導体層と該第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した２層以上の複合層を有するバッファ層と、前記基板と前記バッファ層との間に形成された、前記第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる介在層と、前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、を備え、前記バッファ層において、前記第一半導体層の層厚が不均一であるとともに、該第一半導体層のうち少なくとも一つが、前記基板に対して発生させる反りの方向が反転する臨界厚さよりも厚い層厚を有する。 （もっと読む）

【課題】高性能、高品質のチャ領域を構成することができるＺｎＯ系トランジスタを提供する。
【解決手段】Ｍｇ_ＺＺｎＯ基板１上に、Ｍｇ_ＸＺｎＯ層２、Ｍｇ_ＹＺｎＯ層３が積層されている。Ｍｇ_ＸＺｎＯ層２とＭｇ_ＹＺｎＯ層３の界面で２次元電子ガスが発生する。４はゲート絶縁膜又は有機物電極であり、Ｍｇ_ＹＺｎＯ層３に接して形成されている。ゲート絶縁膜又は有機物電極４上にはゲート電極５が、ドナードープ部３ａ上には各々ソース電極６、ドレイン電極７が形成されている。このように、トランジスタのチャネル領域をＭｇＺｎＯ層で形成する。 （もっと読む）

【課題】基板上に積層された薄膜に影響を与えない絶縁性ＺｎＯ系基板を用いたＺｎＯ系トランジスタを提供する。
【解決手段】Ｍｇ_ＺＺｎＯ基板１上に、Ｍｇ_ＸＺｎＯ層２、Ｍｇ_ＹＺｎＯ層３が積層されている。Ｍｇ_ＸＺｎＯ層２とＭｇ_ＹＺｎＯ層３の界面で２次元電子ガスが発生する。４はゲート絶縁膜又は有機物電極であり、Ｍｇ_ＹＺｎＯ層３に接して形成されている。ゲート絶縁膜又は有機物電極４上にはゲート電極５が、ドナードープ部３ａ上には各々ソース電極６、ドレイン電極７が形成されている。Ｍｇ_ＺＺｎＯ基板１は、遷移金属を含み、かつ抵抗率が１×１０^５Ωｃｍ以上に絶縁化されている。 （もっと読む）

【課題】ゲートに絶縁体を用いるＺｎＯ系トランジスタで、ゲート制御動作を迅速に行うことができるＺｎＯ系トランジスタを提供する。
【解決手段】Ｍｇ_ＺＺｎＯ基板１上に、Ｍｇ_ＸＺｎＯ層２、Ｍｇ_ＹＺｎＯ層３が積層されている。Ｍｇ_ＸＺｎＯ層２とＭｇ_ＹＺｎＯ層３の界面で２次元電子ガスが発生する。４はゲート絶縁膜であり、Ｍｇ_ＹＺｎＯ層３に接して形成されている。ゲート絶縁膜は、立方晶の結晶構造を有し、Ｍｇ及びＣａ成分を含んだ酸化物であるＭｇＣａＯ膜４で構成されている。ＭｇＣａＯ膜４上にはゲート電極５が形成される。このようにして、ゲート絶縁膜とＺｎＯ系半導体との格子不整合を緩和する。 （もっと読む）

【課題】耐圧性が高く反りが小さい半導体電子デバイスを提供すること。
【解決手段】基板と、前記基板上に形成された、前記基板よりも格子定数が小さく熱膨張係数が大きい窒化物系化合物半導体からなる第一半導体層と該第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる第二半導体層とが交互に積層した２層以上の複合層を有するバッファ層と、前記基板と前記バッファ層との間に形成された、前記第一半導体層よりも格子定数が小さく前記基板よりも熱膨張係数が大きい窒化物系化合物半導体からなる介在層と、前記バッファ層上に形成された、窒化物系化合物半導体からなる半導体動作層と、を備え、前記バッファ層は、前記各第一半導体層または前記各第二半導体層の厚さが積層方向に向かって減少するように形成されている。 （もっと読む）

【課題】酸化亜鉛系酸化物半導体層とゲート絶縁膜層界面に存在する酸素欠損を原因とした通電によるしきい電位シフトやリーク電流の存在によりディスプレイデバイス向けの薄膜トランジスタとしての信頼性が得られなかった。
【解決手段】酸化亜鉛系酸化物半導体とゲート絶縁膜の界面に発生する酸素欠陥を物性値変化のほとんど起こらない酸素族元素である硫黄やセレンおよびこれらの化合物を用いた表面処理により終端する。製造プロセスに大きな変更を伴わず、酸化物半導体上もしくはゲート絶縁膜上を気相または液相処理を行うだけで、酸素欠損を硫黄やセレン原子が効果的に置換し、電子補足サイトの発生を防止する。その結果、薄膜トランジスタ特性におけるしきい電位シフトやリーク電流の抑制が実現される。 （もっと読む）

【課題】積層側の主面がＣ面を有するＭｇＺｎＯ基板上に平坦なＺｎＯ系半導体層を成長させることができるＺｎＯ系半導体素子を提供する。
【解決手段】主面がＣ面を有するＭｇｘＺｎ１−ｘＯ（０≦ｘ＜１）基板を用い、前記主面の法線を基板結晶軸のｍ軸ｃ軸平面に射影した射影軸がｃ軸となす角Φｍを、０＜Φｍ≦３となるように形成した主面上に、ＺｎＯ系半導体層２〜５がエピタキシャル成長されている。そして、ＺｎＯ系半導体層５上にはｐ電極８が、ＭｇｘＺｎ１−ｘＯ基板１の下側にはｎ電極９が形成されている。このようにして、ＭｇｘＺｎ１−ｘＯ基板１の表面に、ｍ軸方向に並ぶ規則的なステップを形成することで、ステップバンチングと呼ばれる現象を防ぎ、基板１上に積層される半導体層の膜の平坦性を向上させることができる。 （もっと読む）