【課題】化合物半導体層を形成する前の基板の状態で非接触のスクリーニングを行うことで、事前に化合物半導体層の不良発生を認識してこれを防止することができ、歩留まりの向上及び製造コストの削減を可能とする信頼性の高い化合物半導体装置を得る。
【解決手段】偏光レーザ１２によりＳｉＣ基板１の基板面に偏光レーザ光を照射し、検出部１３によりＳｉＣ基板１からの発光を検出し、表示部１４によりＳｉＣ基板１の発光強度の面内分布を得て、ＳｉＣ基板１の窒素混入量を評価した後、ＳｉＣ基板１の上方に化合物半導体積層構造２を形成する。 （もっと読む）

【課題】 半導体ナノデバイスに関し、基板上における臨界膜厚を超えた厚さの歪のある半導体薄膜を形成してデバイス領域とする。
【解決手段】 長径が１μｍ未満の半導体ナノワイヤコアと、前記半導体ナノワイヤコアの側壁に形成され、前記半導体ナノワイヤコアの構成材料との歪εが１％以上異なる半導体材料からなり、且つ、膜厚ｔ〔ｎｍ〕と歪ε〔％〕とが、
−０．７２０＋０．０９８８ε^−１．２＜ｔ≦−０．７０５＋０．２２７ε^−１．２
の関係を満たす少なくとも一層の半導体薄膜との接合界面或いは前記半導体薄膜同士の接合界面を機能領域とする。 （もっと読む）

【課題】ボンディングワイヤの長さを長くすることなくインダクタンスの値を大きくできる高周波用半導体装置を提供する。
【解決手段】高周波半導体装置１は、マルチセル構成の半導体チップ２４と、整合回路と、半導体チップ２４と整合回路間に並列に接続された複数本のボンディングワイヤ１２、１４とを備え、複数本のボンディングワイヤ１２、１４は、半導体チップ２４に対して平面上で９０°以下の所定の角度を有する。 （もっと読む）

【課題】半導体チップを実装できる幅を増大し、実装基板上を有効に使用可能な高周波用半導体装置を提供する。
【解決手段】導体ベースプレートと、導体ベースプレート上に配置されたマルチセル構成の半導体チップと、導体ベースプレート上に配置され、半導体チップを内在する矩形のキャビティを形成する金属壁と、金属壁の入出力部に設けられた貫通孔とを備え、半導体チップを、金属壁に囲まれた矩形のキャビティ内において、半導体チップの長手方向が、貫通孔の設けられていない金属壁の延伸方向から０度より大で、９０度より小の所定の角度に配置した半導体装置。 （もっと読む）

【課題】基板の自由度があり、待機時（光非照射時）の電力消費が小さく、また光照射時のＳ／Ｎが大きい受光素子を提供することである。
【解決手段】紫外線が透過する材料をＦＥＴの電極として用い、また、電子走行領域をＡｌＧａＮとＧａＮとのヘテロ界面等のＧａＮ系膜同士のヘテロ界面とする。 （もっと読む）

【課題】ＶＩＡホールを高密度に形成したとしても半導体素子が割れやすくなるのを防止し、素子の形成歩留りを向上させることができる半導体装置を提供する。
【解決手段】半導体装置は、基板１１０と、基板の第１表面に配置され、それぞれ複数のフィンガーを有するゲート電極１２４、ソース電極１２０およびドレイン電極１２２と、ソース電極１２０の下部に配置されたＶＩＡホールＳＣと、基板の第１表面とは反対側の第２表面に配置され、ＶＩＡホールを介してソース電極に接続された接地電極とを備え、ＶＩＡホールＳＣは、基板１１０を形成する化合物半導体結晶のへき開方向とは異なる方向に沿って配置される。 （もっと読む）

【課題】比較的簡素な構成で電流コラプスの発生を抑制し、デバイス特性の劣化を抑えた信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを実現する。
【解決手段】ＳｉＣ基板１上に化合物半導体積層構造２を備えたＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、３層のキャップ層２ｅを用いることに加え、キャップ層２ｅのドレイン電極５の近傍（ゲート電極６とドレイン電極５との間で、ドレイン電極５の隣接箇所）に高濃度ｎ型部位２ｅＡを形成し、高濃度ｎ型部位２ｅＡでは、そのキャリア濃度が電子供給層２ｄのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低い。 （もっと読む）

【課題】本発明は、基板に元々付着していた不純物及び成長炉内の不純物を低減することができる半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、基板を成長炉内に搬入する搬入工程と、該基板の上と該成長炉の内壁に、該基板表面と該成長炉内の不純物を吸収する不純物吸収層を形成する吸収層形成工程と、該不純物吸収層と、該基板の一部とをエッチングすることで該基板を薄化基板にするエッチング工程と、該薄化基板の上にバッファ層を形成するバッファ層形成工程と、該バッファ層の上に半導体層を形成する半導体層形成工程と、を備えたことを特徴とする。 （もっと読む）

【課題】安定した高速動作を実現しつつ、製造工程も簡素化することが可能な論理回路を提供すること。
【解決手段】この論理回路１は、バイアス電源とグラウンドとの間で直列に接続され、それぞれのゲート端子に入力電圧が印加される第１及び第２のＦＥＴ２Ａ，２Ｂを備える論理回路であって、第１及び第２のＦＥＴ２Ａ，２ＢのうちのＦＥＴ２Ａは、ゲート端子が接続されるゲート電極膜１７と、半導体材料からなるチャネル層１２と、ゲート電極膜１７とチャネル層１２との間に配置され、電荷を蓄積及び放出する電荷蓄積構造を含む電荷蓄積層１６と、を有する。 （もっと読む）

【課題】少なくとも４ＧＨｚの周波数で動作する場合に、４０Ｗ／ｍｍ以上の電力密度を持つ電界効果トランジスタを提供する。
【解決手段】ＩＩＩ族窒化物チャネル層１６と、ＩＩＩ族窒化物チャネル層１６の上にあるゲート電極２４と、ソース電極２０と、ドレイン電極２２と、ゲート電極２４の上にある絶縁層７２と、絶縁層７２の上にあり、ソース電極２０に電気的に連結するフィールドプレート７４、とを備えた電界効果トランジスタ。 （もっと読む）

【課題】選択された物理的寸法、形状、組成、及び、空間的配置を有する高品質印刷可能半導体素子の製造、転写、組み立てのための高歩留りの経路を与える。
【解決手段】大面積基板及び／又はフレキシブル基板を含む基板上へのミクロサイズ及び／又はナノサイズの半導体構造の配列の高精度の位置合わせ転写及び集積を行なう。また、バルクシリコンウエハ等の低コストバルク材料から印刷可能半導体素子を形成する方法、及び、広範囲の機能的な半導体デバイスを形成するための多目的で商業的に魅力的な印刷ベースの製造ブラットフォームを可能にするスマート材料処理を行う。 （もっと読む）

【課題】低コンタクト抵抗を実現し得る半導体基板上の半導体層と電極配線層とのオーミック電極構造を提供する。
【解決手段】半導体基板１０６と、半導体基板１０６上に形成された第１のバリア層１０７と、第１のバリア層１０７上に形成された厚さ１ｎｍ以上４０ｎｍ以下のチャネル層１０８と、チャネル層１０８の上に形成された第２のバリア層１０２と、少なくとも第２のバリア層１０２及びチャネル層１０８を厚さ方向に貫通する第１の電極領域１０９と、少なくとも第２のバリア層１０２及びチャネル層１０８を厚さ方向に貫通する第２の電極領域１０９とを備える半導体装置であって、少なくとも第１の電極領域１０９は、チャネル層１０８と接触する側の面が凹凸形状で構成されている。 （もっと読む）

【課題】高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を得る。
【解決手段】ＨＥＭＴは、化合物半導体層２と、開口を有し、化合物半導体層２上を覆う保護膜と、開口を埋め込み、化合物半導体層２上に乗り上げる形状のゲート電極７とを有しており、保護膜は、酸素非含有の下層絶縁膜５と、酸素含有の上層絶縁膜６との積層構造を有しており、開口は、下層絶縁膜５に形成された第１の開口５ａと、上層絶縁膜６に形成された第１の開口５ａよりも幅広の第２の開口６ａとが連通してなる。 （もっと読む）

【課題】化合物半導体積層構造上の絶縁膜に所期の微細な開口を形成するも、リーク電流を抑止した信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２上にパッシベーション膜６を形成し、パッシベーション膜６の電極形成予定位置をドライエッチングにより薄化し、パッシベーション膜６の薄化された部位６ａをウェットエッチングにより貫通して開口６ｂを形成し、この開口６ｂを電極材料で埋め込むように、パッシベーション膜６上にゲート電極７を形成する。 （もっと読む）

【課題】オン時における電流の迅速な立ち上がりを実現し、複雑な工程を経ることなく、ｎ型ＨＥＭＴとモノリシックにインバータを構成可能な半導体装置を得る。
【解決手段】第１の極性の電荷（ホール）供給層２２ａと、電荷供給層２２ａの上方に形成されており、凹部２２ｂａを有する第２の極性の電荷（ホール）走行層２２ｂと、電荷走行層２２ｂの上方で凹部２２ｂａに形成されたゲート電極２９とを含むｐ型ＧａＮトランジスタを備える。 （もっと読む）

【課題】電極と化合物半導体層との界面に電極材料が到達することを抑止し、ゲート特性の劣化を防止した信頼性の高い高耐圧の化合物半導体装置を提供する。
【解決手段】化合物半導体積層構造２と、化合物半導体積層構造２上に形成され、貫通口６ａを有するパッシベーション膜６と、貫通口６ａを埋め込むようにパッシベーション膜６上に形成されたゲート電極７とを有しており、ゲート電極７は、相異なる結晶配列の結晶粒界１０１が形成されており、結晶粒界１０１の起点が貫通口６ａから離間したパッシベーション膜６の平坦面上に位置する。 （もっと読む）

【課題】逆ピエゾ効果が効果的に抑制され、オフ時の高電界状態であっても、ゲート電極近傍でクラックの発生が抑止されたスイッチング素子を提供する。
【解決手段】スイッチング素子１は、電子走行層１３と、電子走行層１３の上面に形成され、バンドギャップが電子走行層１３より大きく電子走行層１３とヘテロ接合する電子供給層１４と、ソース電極１５とドレイン電極１６と、ソース電極１５とドレイン電極１６の間に配置されたゲート電極１７とを備え、ゲート電極の下方に、電子供給層１４に替えて、逆ピエゾ抑制層２０を配置してなる。逆ピエゾ抑制層２０は、ヘテロ接合よりも格子不整合が緩和された状態で電子走行層１３と接合するように、その組成等が調整されており、ゲート電極１７との接触領域Ａ２のドレイン電極１６側境界Ｂ４を跨ぐように配置される。 （もっと読む）

【課題】耐圧をより向上することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１の上方に形成された化合物半導体積層構造８と、基板１と化合物半導体積層構造８との間に形成された非晶質性絶縁膜２と、が設けられている。 （もっと読む）