説明

Fターム[5F102GM10]の内容

Fターム[5F102GM10]に分類される特許

1 - 20 / 128


【課題】耐圧および電流コラプス抑制性能をさらに向上できる電界効果トランジスタを提供する。
【解決手段】この電界効果トランジスタによれば、ゲート絶縁膜20を、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜で作製されたコラプス抑制膜18と上記コラプス抑制膜18上に形成されたSiO絶縁膜17とを有する複層構造とすることにより、耐圧を向上できるだけでなく、電流コラプスも抑制できる。 (もっと読む)


【課題】逆ピエゾ効果が効果的に抑制され、オフ時の高電界状態であっても、ゲート電極近傍でクラックの発生が抑止されたスイッチング素子を提供する。
【解決手段】スイッチング素子1は、電子走行層13と、電子走行層13の上面に形成され、バンドギャップが電子走行層13より大きく電子走行層13とヘテロ接合する電子供給層14と、ソース電極15とドレイン電極16と、ソース電極15とドレイン電極16の間に配置されたゲート電極17とを備え、ゲート電極の下方に、電子供給層14に替えて、逆ピエゾ抑制層20を配置してなる。逆ピエゾ抑制層20は、ヘテロ接合よりも格子不整合が緩和された状態で電子走行層13と接合するように、その組成等が調整されており、ゲート電極17との接触領域A2のドレイン電極16側境界B4を跨ぐように配置される。 (もっと読む)


【課題】長期にわたって安定した動作が可能な化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板1と、基板1上方に形成された電子走行層3及び電子供給層5と、電子供給層5上方に形成されたゲート電極11g、ソース電極11s及びドレイン電極11daと、電子供給層5とゲート電極11gとの間に形成された第1のp型半導体層7aと、ソース電極11sと電子供給層5との間に形成されたp型半導体層7と、が設けられている。第2のp型半導体層7上のソース電極11sには、第1の金属膜11saと、第1の金属膜11saにゲート電極11g側で接し、第1の金属膜11saよりも抵抗が大きい第2の金属膜11sbと、が設けられている。 (もっと読む)


【課題】窒化物半導体を用いた電界効果トランジスタのしきい値電圧がより容易に制御できるようにする。
【解決手段】基板101の上に形成されたGaNからなる緩衝層102と、緩衝層102の上に形成されたAlGaNからなる障壁層103と、障壁層103の上に形成されたゲート電極104とを備える。また、障壁層103の上にゲート電極104を挟んでゲート電極104とは離間して形成されたソース電極105およびドレイン電極106を備える。加えて、障壁層103とゲート電極104との間に形成されたInAlNからなるキャップ層107を備える。 (もっと読む)


【課題】より高いしきい値電圧と電流コラプス改善を両立できる、ノーマリーオフ型の高耐圧デバイスに好適な窒化物半導体基板及びその製造方法を提供する。
【解決手段】基板1と、前記基板1の一主面上に形成されるバッファー層2と、前記バッファー層2上に形成される中間層3と、前記中間層3上に形成される電子走行層4と、前記電子走行層4上に形成される電子供給層5とを含む窒化物半導体基板10において、前記中間層3を厚さ200nm以上1500nm以下、炭素濃度5×1016atoms/cm3以上1×1018atoms/cm3以下のAlxGa1-xN(0.05≦x≦0.24)とし、前記電子走行層4が厚さ5nm以上200nm以下のAlyGa1-yN(0≦y≦0.04)とする。 (もっと読む)


【課題】チャネル層及びバリア層のAl組成差を増大させてトランジスタ特性を改善可能な構造を有するIII族窒化物半導体電子デバイスを提供する。
【解決手段】第1の半導体層13は、歪みを含む。第1の半導体層13の歪んだAlGa1−YNの格子定数d(13)は、無歪みのAlGa1−YNに固有の格子定数d0(13)とAlGa1−XNの格子定数d(21)との間の中間値を有する。歪んだAlGa1−YNの格子定数d(13)と無歪みのAlGa1−ZNに固有の格子定数d0(15)との差△1は、格子定数d0(15)と格子定数d0(13)との差△2より小さくなる。差分(△2−△1)に応じて、歪んだAlGa1−YN上に成長可能な歪んだAlGa1−ZNのAl組成を増加でき、AlGa1−YNとAlGa1−ZNのAl組成差を0.5以上にできる。 (もっと読む)


【課題】p型不純物のドーピングおよびそのp型不純物の活性化を必要とすることなく、簡便かつ低コストでノーマリオフ型HFETを提供する。
【解決手段】ノーマリオフ型HFETは、厚さtのアンドープAlGa1−xN層(11)、この層(11)へ電気的に接続されかつ互いに隔てられて形成されたソース電極(21)とドレイン電極(22)、これらソース電極とドレイン電極との間でAlGa1−xN層上に形成された厚さtのアンドープAlGa1−yN層(12)、ソース電極とドレイン電極との間においてAlGa1−yN層の部分的領域上でメサ型に形成された厚さtのアンドープAlGa1−zN層(13)、およびAlGa1−zN層上に形成されたショットキーバリア型ゲート電極(23)を含み、y>x>zおよびt>t>tの条件を満たすことを特徴としている。 (もっと読む)


【課題】ON状態とOFF状態のコントラスト(High/Low比)が高く、消費電力が少なく、端子数および配線数が少ない回路を提供する。
【解決手段】半導体回路は、複数個のNOT回路が縦続接続され、最終段のNOT回路の出力端子と初段のNOT回路の入力端子とが接続されている。NOT回路は、ゲート11とソース13とが一体構造で形成され、ゲート10が入力端子3に接続され、ドレイン12が出力端子5に接続され、ゲート11およびソース13がグランド端子6に接続されたインプレーンダブルゲートトランジスター1と、ゲート20,21およびソース23が一体構造で形成され、ゲート20,21およびソース23がインプレーンダブルゲートトランジスター1のドレイン12に接続され、ドレイン22がバイアス端子4に接続された自己バイアス型インプレーントランジスター2とから構成される。 (もっと読む)


【課題】半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスを提供する。
【解決手段】第2の半導体層15は第1の半導体層13上に設けられる。ゲート電極17は第2の半導体層15の上に設けられる。第1の半導体層13は、AlGa1−XN(0<X≦1)からなる半導体表面21aの上に設けられる。第2のIII族窒化物半導体材料のバンドギャップE15は第1のIII族窒化物半導体材料のバンドギャップE13より大きい。第1の半導体層13の第1のIII族窒化物半導体材料はAlGa1−XNと異なり、第1の半導体層13は歪みを内包する。また、第2の半導体層15の厚さT15は、無歪みの第1のIII族窒化物半導体材料の組成と、第2のIII族窒化物半導体の組成により規定される臨界膜厚より大きい。また、第1の半導体層13は、歪みを内包すると共に、半導体表面21aのAlGa1−XNの上において格子緩和している。 (もっと読む)


【課題】 オン抵抗の増大を抑制しつつ、耐圧の低下を抑制する技術を提供する。
【解決手段】 ノーマリオフ型の半導体装置100は、ヘテロ接合を構成する半導体層16と、第1リセス部8と、第1リセス部8よりも浅い第2リセス部4と、ゲート部5を備えている。半導体層16は、第1半導体層12と、第1半導体層12上に設けられているとともに第1半導体層12よりもバンドギャップが広い第2半導体層14を有している。第2リセス部4は、第2半導体層14を貫通していない。第2リセス部4の下方に位置する第2チャネル部C2は、第1リセス部8の下方に位置する第1チャネル部C1よりも電流経路20の上流側に配置されている上流側第2チャネル部C2uを有する。 (もっと読む)


【課題】電流コラプスの発生を抑制できるIII族窒化物半導体トランジスタおよびその製造方法を提供する。
【解決手段】FET1では、第1窒化物半導体層103の上に第2窒化物半導体層104が設けられ、少なくとも一部が第2窒化物半導体層104に接するようにソース電極106およびドレイン電極107が設けられている。第2窒化物半導体層104の上面においてソース電極106とドレイン電極107との間に位置するように凹部110aが形成されており、ゲート電極108が凹部110aの開口を覆うように凹部110aの上方に設けられている。 (もっと読む)


【課題】耐圧が高く破壊等が生じにくい、信頼性の高い半導体装置を提供する。
【解決手段】基板上に形成された第1の半導体層12と、前記第1の半導体層上に形成された第2の半導体層14と、所定の領域の前記第2の半導体層の一部または全部を除去することにより形成されているゲートリセス22と、前記ゲートリセス及び第2の半導体層上に形成されている絶縁膜31と、前記ゲートリセス上に絶縁膜を介して形成されているゲート電極32と、前記第1の半導体層または前記第2の半導体層上に形成されているソース電極33及びドレイン電極34と、を有し、前記ゲートリセスの底面は、中央部分23aが周辺部分23bに対し高い形状であることを特徴とする半導体装置。 (もっと読む)


【課題】ノーマリオフ特性を得つつスイッチング特性が向上した高電子移動度トランジスタ(HEMT)を提供する。
【解決手段】窒化物半導体からなるHEMT100は、n型不純物を含むか又はアンドープの第1層103と、第1層上に設けられ第1層よりもバンドギャップエネルギーが大きい第2層105と、第2層上に設けられp型不純物を含む第3層106と、第3層上に設けられ下側から上側に向かってバンドギャップエネルギーが小さくなっている第4層107と、を有する。 (もっと読む)


【課題】開口部にチャネルを備える縦型半導体装置において、高周波特性を向上することができる半導体装置およびその製造方法を提供する。
【解決手段】 n型GaN系ドリフト層4/p型GaN系バリア層6/n型GaN系コンタクト層7、を有し、開口部28は表層からn型GaN系ドリフト層内にまで届いており、該開口部を覆うように位置する電子走行層22および電子供給層26を含む再成長層27と、ソース電極Sと、ドレイン電極Dと、再成長層上に位置するゲート電極Gとを備え、ソース電極を一方の電極とし、またドレイン電極を他方の電極としてコンデンサを構成するとみて、該コンデンサの容量を低下させる容量低下構造を備えることを特徴とする。 (もっと読む)


【課題】エンハンスメントモードトランジスタデバイスと、デプレッションモードトランジスタデバイスにおいて、エッチングストッパ層の選択エッチング性を改善し歩留り向上を図る。
【解決手段】チャネル層20の上に、エンハンスメントモードトランジスタデバイスの、InGaPエッチストップ/ショットキーコンタクト層が配置され、その上に、InGaPとは異なる第1の層26が配置され、第1の層の上に、デプレッションモードトランジスタデバイスエッチストップ層28が配置され、エッチストップ層の上に第2の層30が配置される。デプレッションモードトランジスタデバイスは、第2の層及びエッチストップ層を貫通し第1の層で終止するゲートリセスを有する。エンハンスメントモードトランジスタデバイスは、第2の層、デプレッションモードトランジスタデバイスエッチストップ層、第1の層を貫通しInGaP層で終止するゲートリセスを有する。 (もっと読む)


【課題】オフ時のリーク電流を低減し、パワースイッチング素子に適用可能なノーマリーオフ型の半導体装置を提供する。
【解決手段】基板101と、基板101の上に形成されたアンドープGaN層103と、アンドープGaN層103の上に形成されたアンドープAlGaN層104と、アンドープGaN層103又はアンドープAlGaN層104の上に形成されたソース電極107及びドレイン電極108と、アンドープAlGaN層104の上に形成され、ソース電極107とドレイン電極108との間に配置されたp型GaN層105と、p型GaN層105の上に形成されたゲート電極106とを備え、アンドープGaN層103は、チャネルを含む活性領域113と、チャネルを含まない不活性領域112とを有し、p型GaN層105は、ソース電極107を囲むように配置されている。 (もっと読む)


【課題】ゲートリセスの深さの制御を安定的に行なえるようにして、ノーマリオフ動作のデバイスを安定的に作製できるようにする。
【解決手段】半導体装置を、基板1の上方に設けられたGaN電子走行層2と、GaN電子走行層2上に設けられた第1AlGaN電子供給層3と、第1AlGaN電子供給層3上に設けられたAlN電子供給層4と、AlN電子供給層4上に設けられた第2AlGaN電子供給層5と、第2AlGaN電子供給層5及びAlN電子供給層4に設けられたゲートリセス9と、ゲートリセス9に設けられたゲート電極12とを備えるものとする。 (もっと読む)


【課題】電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタの製造方法の提供を目的とする。
【解決手段】本発明に係るヘテロ接合電界効果トランジスタの製造方法は、(a)チャネル層30、バリア層40、キャップ層50が順に積層された積層体を備える窒化物半導体層を準備する工程と、(b)前記窒化物半導体層上にSiを含まないキャップ膜110を形成する工程と、(c)工程(b)の後、前記窒化物半導体層に選択的に不純物を注入し、熱処理により前記不純物を活性化して不純物領域60を形成する工程と、(d)工程(c)の後、キャップ膜110を除去して不純物領域60上にソース電極80及びドレイン電極90を形成する工程と、(e)前記窒化物半導体層の少なくとも一部を除去した領域にゲート電極100を形成する工程と、を備える。 (もっと読む)


【課題】電界効果型トランジスタの表面に、誘電性材料の堆積/成長させ、誘電性材料をエッチングし、および、メタルを蒸着させる、連続的なステップを用いる、シングルゲートまたはマルチゲートプレートの製造プロセスの提供。
【解決手段】本製造プロセスは、誘電性材料の堆積/成長が、典型的には、非常によく制御できるプロセスなので、フィールドプレート動作を厳しく制御できる。さらに、デバイス表面に堆積された誘電性材料は、デバイスの真性領域から除去される必要はない。このため、乾式または湿式のエッチングプロセスで受けるダメージの少ない材料を用いることなく、フィールドプレートされたデバイスを、実現することができる。マルチゲートフィールドプレートを使うと、マルチ接続を使用するので、ゲート抵抗を減らすこともでき、こうして、大周辺デバイスおよび/またはサブミクロンゲートデバイスの性能を向上することができる。 (もっと読む)


【課題】二次元電子ガスの濃度を高めることが可能な半導体装置を提供すること。
【解決手段】本発明は、GaNからなるチャネル層14と、チャネル層14上に設けられ、下側がInAl1−xN(0≦x<1)からなり、上側がInAl1−xN(0<x<1)からなる電子供給層16と、電子供給層16上に設けられ、GaNからなるキャップ層18と、を具備する半導体装置である。本発明によれば、チャネル層14と電子供給層16との界面に発生する二次元電子ガスの濃度を高めることができる。 (もっと読む)


1 - 20 / 128