説明

Fターム[5F102GR00]の内容

接合型電界効果トランジスタ (42,929) | 素子構造 (2,911)

Fターム[5F102GR00]の下位に属するFターム

Fターム[5F102GR00]に分類される特許

1 - 8 / 8


【課題】安定した高速動作を実現しつつ、製造工程も簡素化することが可能な論理回路を提供すること。
【解決手段】この論理回路1は、バイアス電源とグラウンドとの間で直列に接続され、それぞれのゲート端子に入力電圧が印加される第1及び第2のFET2A,2Bを備える論理回路であって、第1及び第2のFET2A,2BのうちのFET2Aは、ゲート端子が接続されるゲート電極膜17と、半導体材料からなるチャネル層12と、ゲート電極膜17とチャネル層12との間に配置され、電荷を蓄積及び放出する電荷蓄積構造を含む電荷蓄積層16と、を有する。 (もっと読む)


【課題】 高電界による劣化メカニズムを最小化でき、信頼性のあるマイクロ波およびミリ波周波数動作に適したHEMTデバイスを製造することのできる半導体デバイス製造プロセスを提供する。
【解決手段】 半導体デバイスは、チャネル層及びショットキーコンタクトを形成するため、バリア層上においてドレイン領域とソース領域との間に配設されるTゲートを含む。第1の不活性電界緩和プレートは、Tゲートの一部の上に配設され、第2の活性フィールドプレートは、バリア層上においてTゲートの近傍に配設される。 (もっと読む)


【課題】オフ動作時におけるリーク電流の発生を抑制できる横型接合型電界効果トランジスタを提供する。
【解決手段】p-エピタキシャル層3上に、n型エピタキシャル層4とゲート領域5とが順に形成されている。ゲート電極12aはゲート領域5に電気的に接続され、ソース電極12bおよびドレイン電極12cは、ゲート電極12aを挟むように互いに間隔を置いて配されている。制御電極12dは、オフ動作時においてp-エピタキシャル層3とn型エピタキシャル層4とが逆バイアス状態となるような電圧をp-エピタキシャル層3に印加するためのものである。 (もっと読む)


【課題】出力特性劣化などの不具合の発生を抑え、良好な信頼性を得ることが可能な電界効果トランジスタを提供する。
【解決手段】化合物半導体基板1に形成される動作領域2と、動作領域2上に形成されるゲート電極3と、動作領域2上にゲート電極3を挟んで交互に形成されるソース電極4およびドレイン電極5と、外部回路と接続されるためのソースパッド8およびドレインパッド9と、ソース電極4、ドレイン電極5と、ソースパッド8、ドレインパッド9間をそれぞれ接続するエアブリッジ10と、動作領域2のソース電極4またはドレイン電極5直下において、ソース電極4またはドレイン電極5の長手方向に形成されるスリット11を備える。 (もっと読む)


【課題】高周波半導体素子の放熱性に優れ、しかも熱によるウエハないしチップの反りが低減されている高周波帯半導体装置を提供する。
【解決手段】動作層直下部分以外の半導体基板部分を動作層直下部分の半導体基板部分よりも厚くする。具体的には、動作層直下部分の半導体基板の厚さを、好ましくは20μm以上40μm以下、最も好ましくは30μmにし、動作層直下部分以外の半導体基板部分の厚さを、好ましくは50μm以上120μm以下、最も好ましくは70μm以上100μm以下にする。 (もっと読む)


【課題】大電流による動作が可能で、かつ、スイッチング速度の速いノーマリーオフ型の、窒化物半導体が用いられたトランジスタを提供する。
【解決手段】チャネル領域を構成するアンドープGaN層103と、アンドープGaN層103の上に設けられているアンドープGaN層103よりもバンドギャップが大きいアンドープAl0.2Ga0.8N層104と、アンドープAl0.2Ga0.8N層104の上に設けられ設けられている、p型の導電性を有し、コントロール領域を構成するp型Al0.2Ga0.8Nコントロール層105と、p型Al0.2Ga0.8Nコントロール層105に接しているNiゲート電極110と、p型Al0.2Ga0.8Nコントロール層105の両側方に設けられているTi/Alソース電極108及びTi/Alドレイン電極109と、アンドープGaN層103に接続している正孔排出用電極としてのNiオーミック電極412とを備える。 (もっと読む)


【課題】反りが少なく且つ耐圧が高いSBD,HEMT,MESFET等の化合物半導体装置を提供することが困難であった。
【解決手段】 本発明に従う半導体装置は、半導体基体1とこの一方の主面に配置された少なくとも第1及び第2の電極2,3と、この他方の主面に配置された補助電極4とを有する。半導体基体1は、半導体素子の主要部を構成するための第1の3−5族化合物半導体領域7をシリコン基板6の一方の主面上に有する他に、他方の主面上に反り及び耐圧改善用の第2の3−5族化合物半導体領域8を有する。 (もっと読む)


【課題】 基板の反り、クラックの発生を効果的に抑制することができるとともに、半導体層各面における剥がれを防止することができる半導体基板、半導体結晶成長用基板、半導体装置、光半導体装置およびそれらの製造方法を提供する。
【解決手段】 半導体基板(100)は、基板(1)の一面上に成長した半導体結晶層(2)と、基板(1)の他面および側面に形成され、半導体結晶層(2)が基板(1)に付与する応力と同じ方向に基板(1)に応力を付与する応力緩和層(3)とを備えることを特徴とする。この場合、半導体結晶層(2)の基板(1)に対する応力が相殺される。それにより、半導体基板(100)の反りおよびクラックの発生が抑制される。 (もっと読む)


1 - 8 / 8