【課題】 寄生ダイオードを介したリーク電流を抑えること。
【解決手段】 半導体装置１は、ｃ面を表面とする窒化物半導体の半導体層１３と、厚みが減少する厚み減少部１４ａを有する窒化物半導体のｐ型の埋込み層１４と、を備える。埋込み層１４では、厚み減少部１４ａの内部に酸素濃度がピークとなる部分が存在しており、そのピーク部分と厚み減少部１４ａの傾斜面の間のｐ型不純物の濃度が酸素濃度よりも高い部分が存在する。 （もっと読む）

【課題】信頼性の高いヘテロ接合を有するノーマリオフ型の半導体装置を提供すること。
【解決手段】半導体装置１は金属膜２２を備えている。金属膜２２は、ゲート部３０とドレイン電極２４及び／又はソース電極２６の間の半導体積層体１０の表面の少なくとも一部に設けられている。金属膜２２は、半導体積層体１０の表面部に窒素空孔を形成することが可能な材料である。 （もっと読む）

【課題】製造が容易であり、デバイス特性の変動を抑制できるワイドバンドギャップ半導体デバイスを得る。
【解決手段】ＳｉＣ基板１上にＡｌＮ格子緩和層２、ＧａＮチャネル層３、及びＡｌＧａＮ電子供給層４が順に設けられている。これらは、１．４２ｅＶより広いバンドギャップを持つ半導体材料からなる。ＡｌＧａＮ電子供給層４に、トランジスタを含む活性領域９が設けられている。ＳｉＣ基板１は、光学的な不純物又は格子欠陥により着色され、可視光領域の光を吸収する。従って、このデバイスは波長３６０ｎｍ〜８３０ｎｍの可視光領域の光に対して不透明である。 （もっと読む）

【課題】ゲート電極によるチャネルのポテンシャル制御性を大幅に向上させ、信頼性の高い所期の高耐圧及び高出力を得ることのできる化合物半導体装置を実現する。
【解決手段】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、Ｓｉ基板１と、Ｓｉ基板１の上方に形成された電子走行層２ｂと、電子走行層２ｂの上方に形成された電子供給層２ｃと、電子供給層２ｃの上方に形成されたソース電極４、ドレイン電極５及びゲート電極６とを含み構成されており、電子走行層２ｃは、平面視でソース電極４とドレイン電極５とを結ぶ方向と交差する方向に並ぶ複数の段差、例えば第１の段差２ｃａ、第２の段差２ｃｂ、第３の段差２ｃｃを有する。 （もっと読む）

【課題】化合物半導体層全体の膜厚を抑制しつつ、半導体素子の高い性能と信頼性を両立することのできる化合物半導体基板を提供する。
【解決手段】シリコン単結晶の基板１２と、基板上に形成される化合物半導体の第１の半導体層１６と、第１の半導体層上に形成され、第１の半導体層よりもバンドギャップエネルギーの大きい、化合物半導体の障壁層１８と、障壁層上に形成され、障壁層よりもバンドギャップエネルギーの小さい化合物半導体の第２の半導体層２０と、第２の半導体層上に形成され、第２の半導体層よりもバンドギャップエネルギーの大きい化合物半導体の第３の半導体層２２とを有することを特徴とする化合物半導体基板。 （もっと読む）

【課題】斜めイオン注入を行わなくても、外周耐圧構造を形成でき、かつ、高いドレイン耐圧が得られるようにする。
【解決手段】凹部１６の底面に形成されたＰ型領域１８と、トレンチ１３内に配置されたＰ⁺型層１５、および、凹部１７の底面に形成されたＰ型領域１９とによってＰ型リサーフ層２０を構成することで電界緩和構造とする。Ｐ型リサーフ層２０がトランジスタセル領域Ｒ１の周囲を囲むような構成とされることから、外周耐圧構造領域Ｒ２に延びる電界をさらにトランジスタセル領域Ｒ１の外周側に延ばすことが可能となり、ブレークダウン位置を凹部１７の底面におけるＮ^-型ドリフト層２にシフトできるため、電界緩和を行うことが可能となる。したがって、ドレイン耐圧を向上させることが可能となる。 （もっと読む）

【課題】テラヘルツ波を発生又は検出するテラヘルツ波素子において、単色性が良いテラヘルツ波を効率良く出射する。
【解決手段】テラヘルツ波素子は、基板１０１の上に形成された第１の半導体層１０２と、第１の半導体層１０２の上に形成された第２の半導体層１０４と、第２の半導体層１０４の上に形成されたゲート電極１０６と、第２の半導体層１０４の上にゲート電極１０６を挟んで対向するように形成されたソース電極１０７及びドレイン電極１０８と、第２の半導体層１０４の上におけるゲート電極１０６とソース電極１０７との間及びゲート電極１０６とドレイン電極１０８との間に形成され、複数の金属膜１０９が周期的に配置された周期構造を有する周期金属膜１０９Ａ，１０９Ｂと、ゲート電極１０６及び複数の金属膜１０９の上方に配置された第１のミラー１１１と、基板１０１の下に形成された第２のミラー１１２とを備えている。 （もっと読む）

【課題】ｐ型不純物のドーピングおよびそのｐ型不純物の活性化を必要とすることなく、簡便かつ低コストでノーマリオフ型ＨＦＥＴを提供する。
【解決手段】ノーマリオフ型ＨＦＥＴは、厚さｔ_１のアンドープＡｌ_ｘＧａ_１−ｘＮ層（１１）、この層（１１）へ電気的に接続されかつ互いに隔てられて形成されたソース電極（２１）とドレイン電極（２２）、これらソース電極とドレイン電極との間でＡｌ_ｘＧａ_１−ｘＮ層上に形成された厚さｔ_２のアンドープＡｌ_ｙＧａ_１−ｙＮ層（１２）、ソース電極とドレイン電極との間においてＡｌ_ｙＧａ_１−ｙＮ層の部分的領域上でメサ型に形成された厚さｔ_３のアンドープＡｌ_ｚＧａ_１−ｚＮ層（１３）、およびＡｌ_ｚＧａ_１−ｚＮ層上に形成されたショットキーバリア型ゲート電極（２３）を含み、ｙ＞ｘ＞ｚおよびｔ_１＞ｔ_３＞ｔ_２の条件を満たすことを特徴としている。 （もっと読む）

【課題】ゲート電極の電界集中を緩和して耐圧の更なる向上を実現することに加え、デバイス動作速度を向上させ、アバランシェ耐量が大きく、サージに対して強く、例えばインバータ回路等に適用する場合に外部のダイオードを接続することを要せず、ホールが発生しても安定動作を得ることができる信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２に形成された電極用リセス２Ｃを、ゲート絶縁膜６を介して電極材料で埋め込むようにゲート電極７を形成すると共に、化合物半導体積層構造２に形成されたフィールドプレート用リセス２Ｄをｐ型半導体で埋め込み、化合物半導体積層構造２とｐ型半導体層８ａで接触するフィールドプレート８を形成する。 （もっと読む）

【課題】ＯＮ状態とＯＦＦ状態のコントラスト（Ｈｉｇｈ／Ｌｏｗ比）が高く、消費電力が少なく、端子数および配線数が少ない回路を提供する。
【解決手段】半導体回路は、複数個のＮＯＴ回路が縦続接続され、最終段のＮＯＴ回路の出力端子と初段のＮＯＴ回路の入力端子とが接続されている。ＮＯＴ回路は、ゲート１１とソース１３とが一体構造で形成され、ゲート１０が入力端子３に接続され、ドレイン１２が出力端子５に接続され、ゲート１１およびソース１３がグランド端子６に接続されたインプレーンダブルゲートトランジスター１と、ゲート２０，２１およびソース２３が一体構造で形成され、ゲート２０，２１およびソース２３がインプレーンダブルゲートトランジスター１のドレイン１２に接続され、ドレイン２２がバイアス端子４に接続された自己バイアス型インプレーントランジスター２とから構成される。 （もっと読む）

【課題】良好なノーマリ・オフ動作を可能とすることに加え、アバランシェ耐量が大きく、外部のダイオードを接続することを要せず、確実に安定動作を得ることができる信頼性の高い高耐圧のＨＥＭＴを得る。
【解決手段】化合物半導体積層構造２に形成された電極用リセス２Ｃを、ゲート絶縁膜６を介して電極材料で埋め込むようにゲート電極７を形成すると共に、化合物半導体積層構造２に形成された電極用リセス２Ｄを、少なくとも電極用リセス２Ｄの底面で化合物半導体積層構造２と直接的に接するように電極材料で埋め込み、化合物半導体積層構造２とショットキー接触するフィールドプレート電極８を形成する。 （もっと読む）

【課題】単色性が強く、高効率にテラヘルツ波を発生または検出することができるテラヘルツ波素子を提供する。
【解決手段】テラヘルツ波素子１００は、バッファ層１０２と電子供給層１０４とのヘテロ接合を含む半導体多層構造１０１〜１０４と、半導体多層構造１０１〜１０４上に形成されたゲート電極１０５、ドレイン電極１０６およびソース電極１０７とを有し、ゲート電極１０５とヘテロ接合界面との間の静電容量は、ドレインとソースとの間を流れる電流の方向と直交する方向に周期的に、第１の静電容量と第１の静電容量の値と異なる第２の静電容量とを有している。 （もっと読む）

【課題】ｐ型のIII族窒化物半導体層を含む積層構造を利用して複数個の半導体装置を製造し、エッチング等して個々の半導体装置に分割すると、個々の半導体装置の側面に露出するｐ型のIII族窒化物半導体層の表面に沿ってリ−ク電流が流れてしまう。
【解決手段】ｐ型のIII族窒化物半導体層８を含む積層構造の表面または裏面からｐ型のIII族窒化物半導体層８に達しない深さまでエッチングまたはダイシングし、残った厚みをへき開して個々の半導体装置に分割する。半導体装置の側面に露出するｐ型のIII族窒化物半導体層８の表面はへき開面となり、結晶欠陥が少なく、側面に沿ってリ−ク電流が流れることを防止する。 （もっと読む）

【課題】低オン抵抗および高信頼性を有する半導体素子を提供する。
【解決手段】半導体素子１Ａは、第１導電形層１１が表面に選択的に設けられた半絶縁性基板１０と、前記半絶縁性基板および前記第１導電形層の上に設けられたノンドープＡｌ_ＸＧａ_１−ＸＮ（０≦Ｘ＜１）を含む第１半導体層１５と、前記第１半導体層上に設けられたノンドープもしくは第２導電形のＡｌ_ＹＧａ_１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）を含む第２半導体層１６とを備える。半導体素子は、前記第２導電形層１１に接続された第１主電極２０と、前記第２半導体層１６に接続された第２主電極と２１、前記第１主電極と、前記第２主電極と、のあいだの前記第２半導体層の上に設けられた制御電極３０とを備える。前記第１導電形層１１は、前記制御電極３０の下に設けられている。 （もっと読む）

【課題】半導体装置において、セルフターンオンが発生しないようにし、安定した動作を実現する。
【解決手段】半導体装置を、基板１と、基板の上方に設けられ、電子走行層６及び電子供給層７を含む半導体積層構造２と、半導体積層構造の上方に設けられたゲート電極３、ソース電極４及びドレイン電極５と、ゲート電極、ソース電極及びドレイン電極の上方に設けられ、ゲート電極、ソース電極及びドレイン電極のそれぞれに接続されたゲートパッド１０、ソースパッド１１及びドレインパッド１２と、ゲートパッド、ソースパッド及びドレインパッドの下方に設けられた導電層１とを備えるものとし、ゲートパッドとソースパッドとの間の距離を、ゲートパッドとドレインパッドとの間の距離よりも小さくする。 （もっと読む）

【課題】ゲート電極から染み出した金属がドレイン電極に到達することを抑制して、ドレイン−ゲート間の絶縁破壊を抑制する窒化物半導体装置を提供する。
【解決手段】ゲート電極５の直下に位置するＡｌＧａＮ層２２と、このＡｌＧａＮ層２２の直上に位置する絶縁膜３０との間の界面Ｓに、ゲート電極５とドレイン電極１との間に位置するように、溝５０を設けている。ゲート電極５から界面Ｓを伝ってドレイン電極１側へ染み出した金属を、溝５０によって、堰き止めることができる。 （もっと読む）

【課題】電流コラプス現象が抑制され、且つフィールドプレート電極による電界集中を緩和する効果の低下が抑制された化合物半導体装置を提供する。
【解決手段】III族窒化物半導体層と、III族窒化物半導体層上に配置された絶縁膜７と、III族窒化物半導体層の上面から膜厚方向に第１の距離Ｔ１の位置に絶縁膜を介して配置されたドレイン電極４と、III族窒化物半導体層の上面から膜厚方向に第１の距離Ｔ１の位置に絶縁膜を介して配置されたソース電極３と、ドレイン電極とソース電極間においてIII族窒化物半導体層の上面から膜厚方向に第２の距離Ｔ３の位置に絶縁膜を介して配置されたゲート電極５と、ドレイン電極とゲート電極間においてIII族窒化物半導体層の上面から膜厚方向に第１の距離Ｔ１より短い第２の距離Ｔ２の位置に絶縁膜を介して配置されたフィールドプレート電極６とを備える。 （もっと読む）

【課題】従来よりオン抵抗が低くかつ高い耐圧を有する炭化珪素半導体装置を提供する。
【解決手段】この発明に従ったＪＦＥＴ１０は、ｎ型基板１１と、ｐ型層２、１２と、ｎ型層１３と、ソース領域１５と、ドレイン領域１７と、ゲート領域１６とを備える。ｎ型基板１１は、{０００１}面に対するオフ角が３２°以上である主表面１１Ａを有し、炭化珪素（ＳｉＣ）からなる。ｐ型層２、１２は、ｎ型基板１１の主表面１１Ａ上に形成され、導電型がｐ型である。ｎ型層１３は、ｐ型層２、１２上に形成され、導電型がｎ型である。ソース領域１５およびドレイン領域１７は、ｎ型層１３において、互いに間隔を隔てて形成され、導電型がｎ型である。ゲート領域１６は、ｎ型層１３において、ソース領域１５とドレイン領域１７との間の領域に形成され、導電型がｐ型である。 （もっと読む）

【課題】 開口部が設けられ、当該開口部に二次元電子ガスで形成されるチャネルを備える縦型半導体装置の耐圧性能を向上させることを目的とする。
【解決手段】開口部２８が設けられたＧａＮ系積層体１５を備える縦型の半導体装置であって、ｎ型ＧａＮ系ドリフト層４／ｐ型ＧａＮ系バリア層６／ｎ型ＧａＮ系コンタクト層７、を備え、開口部を覆うように電子走行層２２および電子供給層２６を含む再成長層２７と、ソース電極Ｓと、再成長層上に位置するゲート電極Ｇとを備え、ゲート電極Ｇは、ｐ型ＧａＮバリア層の厚み範囲に対応する部分を覆い、かつ開口部の底部から離れた位置の壁面内で終端している。 （もっと読む）