【課題】トラップの影響を低減し、過渡応答を改善するトランジスタ装置及びトランジスタ装置製造方法を提供する。
【解決手段】ソース電極５とゲート電極６との間のＧａＮチャネル２における一部に形成された、不純物濃度が高い領域である高不純物領域１３を含み、高不純物領域１３は、ゲート電極６とドレイン電極７との間より不純物濃度が高い。 （もっと読む）

【課題】通常の極性面上（すなわちｃ軸方向）に形成するエンハンスメント型の窒化物半導体電界効果トランジスタとして、高い密度のドレイン電流を実現することが可能にする。
【解決手段】窒化物半導体からなるチャネル層半導体６の上方の極性面方向に、チャネル層半導体６よりもバンドギャップの大きい窒化物半導体からなる障壁層半導体５が積層され、ゲート電極２の下方に存在する素子領域のうち少なくとも一部の素子領域を覆う第１領域２１内に存在する障壁層半導体５の層厚が、第１領域２１以外の素子領域を覆う第２領域２２内に存在する障壁層半導体５の層厚よりも薄く形成されるか、または、第１領域２１内には障壁層半導体５が存在しない状態で形成されるとともに、第２領域２２内に存在する障壁層半導体５中に、障壁層半導体５よりもバンドギャップが小さい単一層の量子井戸７または多重層の多重量子井戸を挿入した量子井戸構造が形成される構造にする。 （もっと読む）

【課題】本発明は、電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果型トランジスタとその製造方法の提供を目的とする。
【解決手段】本発明のヘテロ接合電界効果型トランジスタは、バリア層４及びバリア層４上に形成されたキャップ層５を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして窒化物半導体層上に設けられたゲート電極１０と、ゲート電極１０の両側に離間して夫々設けられたドレイン電極８及びソース電極９とを備える。ゲート電極１０のドレイン電極８側端面とソース電極９側端面のうち少なくともドレイン電極８側端面は、キャップ層５と少なくとも部分的に乖離しており、当該乖離部分が空隙である。 （もっと読む）

【課題】電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタとその製造方法の提供を目的とする。
【解決手段】本発明に係るヘテロ接合電界効果トランジスタは、バリア層４０及びバリア層４０上に形成されたキャップ層５０を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極９０と、前記窒化物半導体層上に形成されたＳｉを含まない絶縁膜からなる表面保護膜１００とを備える。 （もっと読む）

【課題】窒化物半導体を用いたヘテロ構造電界効果トランジスタにおいて、オーミック接触抵抗を大きく低減し、同時に、ソース電極２からチャネルまでの抵抗（アクセス抵抗）を大きく低減し、その結果として、高速化および低損失化（低消費電力化）が可能となる半導体装置およびその作製法提供すること。
【解決手段】ソース電極２とドレイン電極４とに、それぞれオーミック接触し、チャネル層窒化物半導体よりも小さいバンドギャップを有する再成長窒化物半導体(2)と、前記チャネル層窒化物半導体との間を、再成長組成傾斜窒化物半導体(1)を介して接続することによって、ソース電極２とチャネルとの間、および、ドレイン電極４とチャネルとの間を、それぞれ結ぶ電路中の半導体バンドギャップの不連続が解消されていることを特徴とするヘテロ構造電界効果トランジスタを構成する。 （もっと読む）

【課題】基板の放熱性が高くて基板に形成される窒化物半導体層の結晶欠陥が少ない窒化物半導体装置及びその製造方法を提供する。
【解決手段】
ＨＥＭＴ１０の製造方法は、サファイア基板１１の表面にＧａＮの薄膜１２を形成する成膜工程と、薄膜１２の上端からサファイア基板１１の内部に達する深さの溝を形成する溝形成工程と、溝形成工程の後に、薄膜１２を種結晶としてＧａＮ層１３を成長させる成長工程と、成長工程の前又は後に、サファイアよりも熱伝導性が高い高熱伝導性材料としてのＡｕを溝１７に充填する充填工程とを備えている。 （もっと読む）

【課題】単一のダイの上にIII−Ｖ族半導体デバイスをIＶ族半導体デバイスと共に集積する、複合デバイスの製造方法を提供する。
【解決手段】IＶ族半導体基板２０２上にIII−Ｖ族半導体本体２７４ａ，２７４ｂを形成するステップと、III−Ｖ族半導体本体にトレンチを形成し、トレンチ内にIＶ族半導体本体２３２を形成するステップとを有する。この方法は、IＶ族半導体本体内に少なくとも1つのIＶ族半導体デバイス２７２を製造するステップと、III−Ｖ族半導体本体内に少なくとも1つのIII−Ｖ族半導体デバイス２７４を製造するステップも含む。III−Ｖ族半導体本体の上面とIＶ族半導体本体の上面とを平坦化して、それぞれの上面をほぼ同一平面にするステップをさらに含む。一実施形態では、トレンチの側壁に隣接する、前記IＶ族半導体本体の欠陥領域に、少なくとも1つの受動デバイスを製造するステップをさらに含む。 （もっと読む）

【課題】ＧａＮ素子およびＣＭＯＳ素子の両方を備えた集積回路を製造するための改善した方法を提供する。
【解決手段】集積半導体基板構造１００は、基板１１と、ＧａＮヘテロ構造２０と、半導体基板層３０とを備える。ＧａＮヘテロ構造２０は、第１素子エリアに存在し、少なくとも部分的に保護層８で覆われている。半導体基板層３０は、ＣＭＯＳ素子の区画のための第２素子エリアに存在する。ＧａＮヘテロ構造２０および半導体基板層３０の少なくとも１つが、基板１１の少なくとも１つの溝内をエピタキシャル成長して形成され、ＧａＮヘテロ構造２０および半導体基板層３０は横方向に並置される。 （もっと読む）

【課題】オン抵抗を大幅に低減し、十分な高電圧動作且つ高出力を得ることができる信頼性の高い化合物半導体装置を実現する。
【解決手段】ソース電極１２及びドレイン電極１３の下方の凹部７，８を充填し、電子供給層４の上方を覆う、Ｓｉを含むｎ−ＧａＮ層９が形成されており、ｎ−ＧａＮ層９は、ソース電極１２の下方及びドレイン電極１３下方に含まれるＳｉの方が、ゲート電極１５の近傍に含まれるＳｉよりも濃度が大きくなるように、Ｓｉ添加量を漸減させながら成長形成される。 （もっと読む）

【課題】ゲート電極下の電子の走行方向が基板表面に略平行であるようにデバイス構造を改良しながらも各種弊害を解消したヘテロ接合電界効果トランジスタを提供する。
【解決手段】ｎ型導電層は選択的にイオン注入されているシリコン（Ｓｉ）などのｎ型不純物をアニール処理で活性化することにより形成されており、ｎ型導電層は、イオンが２００ｋｅＶ以上の加速エネルギーで注入されており、ｐ型窒化物半導体層より深く、かつドレイン電極１１４と導通する半導体層にまで注入イオンが達する選択的イオン注入によって形成されており、ｎ型導電層とｎ型不純物が注入されていないチャネル領域との接続部１１５に注入されているｎ型不純物濃度が１×１０^１８ｃｍ^−３以下である。 （もっと読む）

【課題】ＥＣＭのインピーダンス変換および増幅に、Ｊ−ＦＥＴを入力としバイポーラトランジスタを出力とする増幅素子に、バックゲート構造のＪ−ＦＥＴを用いると、バックゲート−半導体基板間の容量が、増幅素子の入出力間の寄生容量（ミラー容量）となり、増幅素子の入力ロスが増大する問題に対し有効な半導体装置を提供する。
【解決手段】接地されたｐ型半導体基板11にｐ型半導体層12を積層し、ｐ型半導体層12にｎ型チャネル領域22を有するＪ−ＦＥＴと、ｎ型コレクタ領域33ｂを有するバイポーラトランジスタを設けた増幅素子とする。これにより、増幅素子の入出力間の寄生容量が発生しなくなるため、ミラー容量による入力ロスの増大を防止できる。また、Ｊ−ＦＥＴのチャネル領域は、エミツタ拡散31と同時に形成できるため、ＩＤＳＳＳや、ピンチオフ電圧が安定し、増幅素子としての消費電流のばらつきが低減し、生産性が向上する。 （もっと読む）

【課題】高いアバランシュブレークダイン強度を有する横型ＨＥＭＴと、その製造方法を提供する。
【解決手段】基板１０と、基板上に配置された、第１導電型のチヤネルとなる第１層１１、少なくとも部分的に上記第１層１１の上に配置された電子供給層となる第２層１２を有する。さらに、上記横型ＨＥＭＴは、上記第１導電型に対して相補的な第２導電型の半導体物質を有し、少なくとも部分的に上記第１層１１の中に配置された第３層１３を有する。このためＰＮダイオードが上記第１層および第３層の間で形成され、ＰＮダイオードは横型ＨＥＭＴより低いブレークダウン電圧を有することにより、ＨＥＭＴを高い電界から保護することができ、ＨＥＭＴの劣化を防止できる。 （もっと読む）

【課題】III−V族化合物半導体を含むトランジスタとその形成方法を提供する。
【解決手段】基板２０、前記基板上にあり、III族とV族元素を含む第１のIII−V族化合物半導体材料で形成されたチャネル層２６、前記チャネル層の上方の高ドープ半導体層３０、前記高ドープ半導体層を穿通して形成され前記高ドープ半導体層の側壁に接触したゲート誘電体５０、及び前記ゲート誘電体の下部部分上のゲート電極５２を含み、ゲート誘電体５０が前記ゲート電極の側壁上の側壁部分を有している集積回路構造。 （もっと読む）

【課題】ゲート電極材料の耐熱上の問題を克服し、ソース抵抗の低減が可能な電界効果トランジスタを提供する。
【解決手段】ゲート電極９を挟んでソース電極８、ドレイン電極１０をそれぞれ形成するソース領域３、ドレイン領域６のいずれか一方または双方の領域にイオンを注入し活性化した第１の高濃度キャリア領域６と、ゲート電極９の直下に形成したチャネル領域４と第１の高濃度キャリア領域６との間の領域に、熱処理によりキャリアを拡散させた熱拡散領域７の第２の高濃度キャリア領域とを形成し、第１の高濃度キャリア領域６は、チャネル領域４と互いに隣接して形成される第２の高濃度キャリア領域７と隣接および／または一部重複し、かつ、チャネル領域４以上に深く形成した第２の高濃度キャリア領域７よりも深く形成する。第１の高濃度キャリア領域６のキャリア濃度を、チャネル領域４よりも高濃度の第２の高濃度キャリア領域７よりさらに高くする。 （もっと読む）

【課題】 転位の発生を抑制しながら、p型半導体領域に含まれるp型不純物が隣接する他の半導体領域に拡散する現象を抑制する技術を提供する。
【解決手段】 Mg（p型不純物）を含む窒化ガリウムのp型半導体領域２４と、窒化ガリウムのn型半導体下領域２０と、p型半導体領域２４とn型半導体下領域２０との間に設けられている不純物拡散抑制領域２２を備えている。不純物拡散抑制領域２２は、In_x1Al_1-x1N（但し、0＜X1＜1）である。 （もっと読む）

【課題】ノーマリオフ特性が実現され、飽和電流値低下が生じず、ゲート電圧に対するドレイン・ソース間電流特性が良好なＨＥＭＴを実現する半導体装置を提供する。
【解決手段】第１半導体層１３１と、第１半導体層１３１の主面１３５上に積層され、第１半導体層１３１の主面１３５側に２ＤＥＧ層１３７を生じさせる第２半導体層１３３と、第１半導体層１３１及び第２半導体層１３３と比して電子親和力χが大きい半導体材料からなり、２ＤＥＧ層１３７と電気的に接続された第３半導体層１３９と、第２半導体層１３３及び第３半導体層１３９上に設けられた絶縁膜１５７と、第３半導体層１３９にオーミック接続される第１電極１５１と、第２半導体層１３３及び第３半導体層１３９上に絶縁膜１５７を介して設けられた第２電極１５３と、第１電極１５１との間に第２電極１５３を介在させ、２ＤＥＧ層１３７と電気的に接続された第３電極１５５とを備える。 （もっと読む）

【課題】 結晶成長させたｐ型窒化物半導体領域をエッチングすることなく、ｎ型半導体層とｐ型半導体層が隣接する構造を有する半導体装置の製造方法を提供する。
【解決手段】 本半導体装置の製造方法は、ｎ型半導体層２２の表面の一部をエッチングして溝１７を形成する溝形成工程と、溝１７の内外に亘るｎ型半導体層２２の表面上にｐ型窒化物半導層１６を結晶成長させるｐ型窒化物半導体層形成工程と、溝形成工程でエッチングされなかった範囲のｎ型半導体層２２の上部に位置するｐ型窒化物半導体層１６の少なくとも一部にｎ型不純物を注入し、ｐ型窒化物半導体層１６の表面からｎ型半導体層２２に達するｎ型領域１０を形成するｎ型領域工程を備えている。 （もっと読む）

【課題】ＧａＮ系電界効果トランジスタをノーマリオフで動作させつつ、チャネルの電流密度を増加する。
【解決手段】窒素を含む３−５族化合物半導体のチャネル層と、前記チャネル層に電子を供給する電子供給層と、前記電子供給層の前記チャネル層に対向する面の反対面に形成された、窒素を含む３−５族化合物の真性またはｎ形の半導体層と、前記半導体層と接して形成された、または、前記半導体層との間に中間層を介して形成された制御電極と、を備えた半導体装置を提供する。 （もっと読む）

【課題】ＧａＮ系電界効果トランジスタをノーマリオフで動作させつつ、チャネルの電流密度を増加する。
【解決手段】窒素を含む３−５族化合物半導体のチャネル層と、前記チャネル層に電子を供給する電子供給層であって前記チャネル層に対向する面の反対面に溝部を有する電子供給層と、前記電子供給層の前記溝部に形成されたｐ形半導体層と、前記ｐ形半導体層と接して形成された、または、前記ｐ形半導体層との間に中間層を介して形成された制御電極と、を備えた半導体装置を提供する。 （もっと読む）

第１絶縁ゲート電界効果トランジスタ（１）が第２電界効果トランジスタＦＥＴ（２）と直列に接続された半導体デバイスであって、前記第１絶縁ゲート電界効果トランジスタの厚くドープされたドレイン接点領域（１９１）へ電気的に接続されている厚くドープされたソース領域（１９Ａ）を前記第２電界効果トランジスタ（２）が有し、更に第２電界効果トランジスタ（２）のピンチ電圧Ｖｐよりも前記第１絶縁ゲート電界効果トランジスタ（１）のブレークスルー電圧の方が高い前記半導体デバイス。
（もっと読む）