説明

Fターム[5F102GR17]の内容

接合型電界効果トランジスタ (42,929) | 素子構造 (2,911) | ソース又はドレインが、チャネルと異なる半導体材料からなるもの (26)

Fターム[5F102GR17]に分類される特許

1 - 20 / 26


【課題】高温で動作可能な高電子移動度トランジスタを提供する。
【解決手段】バッファ層16と、バッファ層16上のIII−V族層18と、III−V族層18上のソース接点20およびドレイン接点22と、III−V族層18上で、ソース接点20およびドレイン接点22間の再成長ショットキー層10と、成長ショットキー層10上のゲート接点24、を備える装置、および装置を用いたシステムを含む。さらに、装置とシステムの製造方法も含む。 (もっと読む)


【課題】 本発明は、低消費電力で動作する論理回路に応用できる電界効果トランジスタを提供することを目的とするものである。
【解決手段】 ソース電極とソース電極が接する半導体の伝導帯又は価電子帯との間に障壁を有しており、ソース電極から障壁を通して流れ込む電子又はホールをゲート電圧により調整できる構成を有することを特徴とするnチャンネル又はpチャンネルの電界効果トランジスタ。 (もっと読む)


【課題】窒化物半導体を用いたヘテロ構造電界効果トランジスタにおいて、オーミック接触抵抗を大きく低減し、同時に、ソース電極2からチャネルまでの抵抗(アクセス抵抗)を大きく低減し、その結果として、高速化および低損失化(低消費電力化)が可能となる半導体装置およびその作製法提供すること。
【解決手段】ソース電極2とドレイン電極4とに、それぞれオーミック接触し、チャネル層窒化物半導体よりも小さいバンドギャップを有する再成長窒化物半導体(2)と、前記チャネル層窒化物半導体との間を、再成長組成傾斜窒化物半導体(1)を介して接続することによって、ソース電極2とチャネルとの間、および、ドレイン電極4とチャネルとの間を、それぞれ結ぶ電路中の半導体バンドギャップの不連続が解消されていることを特徴とするヘテロ構造電界効果トランジスタを構成する。 (もっと読む)


【課題】III−V族チャネルとIV族ソース−ドレインとを有する半導体デバイス及びその製造方法を提供する。
【解決手段】III−V族材料のエネルギーレベルの密度とドーピング濃度をIII−V族材料とIV族材料のヘテロエピタキシと素子の構造設計によって高める。本発明の方法は、基板100上にダミーゲート材料層を堆積し、フォトリソグラフィでダミーゲート材料層にダミーゲートを区画することと、ダミーゲートをマスクとして使用し、セルフアライン型イオン注入によってドーピングを行い、高温で活性化を行い、ソース−ドレイン108を形成することと、ダミーゲートを除去することと、ソース−ドレインのペアの間の基板にエッチングで凹陥部を形成することと、凹陥部にエピタキシャル法によりチャネル含有スタック素子112を形成することと、チャネル含有スタック素子上にゲート120を形成することと、を含む。 (もっと読む)


【課題】オン抵抗を大幅に低減し、十分な高電圧動作且つ高出力を得ることができる信頼性の高い化合物半導体装置を実現する。
【解決手段】ソース電極12及びドレイン電極13の下方の凹部7,8を充填し、電子供給層4の上方を覆う、Siを含むn−GaN層9が形成されており、n−GaN層9は、ソース電極12の下方及びドレイン電極13下方に含まれるSiの方が、ゲート電極15の近傍に含まれるSiよりも濃度が大きくなるように、Si添加量を漸減させながら成長形成される。 (もっと読む)


【課題】高いしきい値電圧と大きい動作電流とを両立した電界効果トランジスタを提供すること。
【解決手段】基板と、前記基板上に形成され、窒化物系化合物半導体からなり、チャネル層を含む半導体層と、前記チャネル層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体層上において前記ゲート電極を挟むように配置されたソース電極およびドレイン電極と、を備え、前記チャネル層の表面の、少なくとも前記ゲート電極直下の領域が、窒素極性の表面を含む。 (もっと読む)


【課題】ソース抵抗を低減できる半導体装置およびその製造方法を提供する。
【解決手段】
基板10上に配置された窒化物系化合物半導体層12と、窒化物系化合物半導体層12上に配置され、アルミニウム窒化ガリウム層18からなる活性領域AAと、活性領域上に配置されたゲート電極24、ソース電極20およびドレイン電極22と、ゲート電極、ソース電極およびドレイン電極が延伸する方向の窒化物系化合物半導体層上に配置され、それぞれゲート電極、ソース電極およびドレイン電極に接続されたゲート端子電極GE1〜GE3、ソース端子電極SE1〜SE4およびドレイン端子電極DEと、ソース端子電極が配置される側の基板の端面に配置され、ソース端子電極と接続され、最外層のエッジが下地金属層よりも後退する3層以上の異なる多層金属を有する端面電極SC1〜SC4とを備え、ダイボンディング半田層がソース端子電極に到達するのを防止する。 (もっと読む)


【課題】低濃度のn型のIII 族窒化物半導体に対してもオーミックコンタクトをとることが可能な構造の半導体装置を提供すること。
【解決手段】試料1は、サファイア基板10上にノンドープのGaN層11、Siドープのn−GaN層12が形成され、n−GaN層12上にAlN膜13を介してTi/Alからなる2つの電極14a、14bが離間して形成されている。電極14a、14bは、熱処理によるアロイ化を行っていないノンアロイの電極である。AlN膜13とn−GaN層12との界面のn−GaN層12側には、2次元電子ガス層15が形成されている。この2次元電子ガス層15を介することによって、電極14a、14bはn−GaN層12に対して低抵抗に接触することができる。 (もっと読む)


【課題】ソース電極およびドレイン電極のn+層領域と2DEGチャネルとの接触抵抗を低減したヘテロ接合電界効果トランジスタを提供する。
【解決手段】基板上に設けられた電子走行層と、電子走行層の上に設けられた電子供給層と、ソース電極およびドレイン電極のそれぞれに対応して電子供給層に設けられたトレンチと、を有し、トレンチの底面が電子走行層と電子供給層の界面であるヘテロ接合から所定の距離だけ離れている構成である。 (もっと読む)


【課題】ノーマリオフ特性が実現され、飽和電流値低下が生じず、ゲート電圧に対するドレイン・ソース間電流特性が良好なHEMTを実現する半導体装置を提供する。
【解決手段】第1半導体層131と、第1半導体層131の主面135上に積層され、第1半導体層131の主面135側に2DEG層137を生じさせる第2半導体層133と、第1半導体層131及び第2半導体層133と比して電子親和力χが大きい半導体材料からなり、2DEG層137と電気的に接続された第3半導体層139と、第2半導体層133及び第3半導体層139上に設けられた絶縁膜157と、第3半導体層139にオーミック接続される第1電極151と、第2半導体層133及び第3半導体層139上に絶縁膜157を介して設けられた第2電極153と、第1電極151との間に第2電極153を介在させ、2DEG層137と電気的に接続された第3電極155とを備える。 (もっと読む)


【課題】小型化可能な、量子井戸デバイスおよびその製造方法を提供する。
【解決手段】量子井戸QWデバイスは、基板1を覆う量子井戸領域QW、量子井戸領域の一部を覆うゲート領域G、ゲート領域に隣接するソース領域Sおよびドレイン領域Dを含む。量子井戸領域は、第1バンドギャップを有する半導体材料を含むバッファ構造2と、バッファ構造2を覆い、第2バンドギャップを有する半導体材料を含むチャネル構造3と、チャネル構造3と接する第3バンドギャップを有するアンドープの半導体材料を含むバリア構造4とを含み、第1バンドギャップと第3バンドギャップは、第2バンドギャップより広い。ソース領域Sとドレイン領域Dは、それぞれゲート領域Gに対してセルフアラインであり、第4バンドギャップを有する半導体材料を含み、第4バンドギャップは第2バンドギャップより広い。 (もっと読む)


【課題】簡易な製造工程によって形成可能なノーマリーオフ型のGaN系FETを提供すること。
【解決手段】本発明においては、ソース電極S直下およびドレイン電極D直下にそれぞれn−AlGaN層16を形成し、さらにn−AlGaN層16の間に位置するチャネル層であるp−GaN層14上に形成される絶縁膜17の上にゲート電極Gを形成することによって、ソース電極Sおよびドレイン電極Dとn−AlGaN層16との接触抵抗を低下させたノーマリーオフ型のGaN系のFET1を実現することができる。 (もっと読む)


【課題】所望のキャリア移動度、ドレイン電流を得ることができ、高出力動作することができる、かつ、ゲートの漏れ電流を減少することができるMESFETを用いた半導体装置を得ることを目的とする。
【解決手段】本発明の一実施形態における半導体装置20は、第1導電型の半導体基板2と、半導体基板2上に形成され、第2導電型の半導体層よりなるドレイン領域3およびソース領域3と、半導体基板2上であってドレイン領域3とソース領域3の間に形成され、第2導電型の2層以上の半導体層よりなるチャネル領域4と、チャネル領域4上に形成され、チャネル領域4とショットキー接触をなすゲート電極5とを備える。 (もっと読む)


【課題】外部に定電流回路を必要としないGaN系LED。
【解決手段】サファイア基板101上に、AlNバッファ層102が形成され、その上にGaN層111とAl0.2Ga0.8N層112とによるHEMT構造が形成されている。Al0.2Ga0.8N層112の上に、n−GaN層121、井戸層をInGaNとし、バリア層をAlGaNとしたMQW発光層122、p−GaN層123が形成されている。露出されたAl0.2Ga0.8N層112にソース電極115Sが形成され、対応するドレイン電極とn−GaN層121への電子注入電極を兼ね、HEMT/LED接続電極165Dnが形成されている。p−GaN層123表面にはITOから成る透光性電極128が形成され、その表面の一部に金から成るパッド電極129が形成されている。 (もっと読む)


【課題】従来技術に於いては、ゲート電極とバリア層との間に絶縁膜を挟む構造のため、相互コンダクタンスが増加する。相互コンダクタンスを低下させることなく、ゲート電極とソース/ドレイン電極間に生じる寄生抵抗を低減化する。
【解決手段】ソース/ドレイン電極7A,7Bの直下に位置するバリア層4の領域4A,4Bが、電子がトンネル出来る程度に十分に薄い厚みを有しており、バリア層4の各領域4A,4Bの下側のチャネル層3には高濃度n型不純物領域6A,6Bが存在している。そして、少なくとも高濃度n型不純物領域A,6B間の全てを覆う様に、バリア層4の内で領域4A,4Bで挟まれた領域4Cの表面上に、ゲート電極8が形成されている。 (もっと読む)


【課題】新規なIII族窒化物系化合物半導体縦型トランジスタを提供する。
【解決手段】n型Si基板31上に、Al/Ti/Pt/Au多重金属層32、AuSnはんだ層33、Au/Ni/Al/Ti多重金属層15、n+コンタクト層(n+−GaN)14、ドリフト部(n−GaN)13が形成されている。ドリフト部13は、厚さ約0.5μmの電流狭窄部13bnを有しており、その左右には、AlN層21とp層(p−GaN)22が形成されている。ドリフト部13(電流狭窄部13bn)の最上部と、p層(p−GaN)22の最上部は同一平面となっている。それらの上には、チャネル層(n−GaN)12、電子供与層(AlGaN)11が形成されている。HEMT100は、サファイア基板にエピタキシャル成長させた後、シリコン基板を貼り付けてレーザーリフトオフ法でサファイア基板を除去すると得られる。 (もっと読む)


【課題】電流コラプスが少なく且つ高耐圧特性を有する低コストにて製造可能な電界効果トランジスタを提供すること。
【解決手段】ガリウムナイトライド系の電界効果トランジスタ1において、ガリウムナイトライドで構成された電子走行層103と、構造式Inx AI1-x N(0.13≦x≦0.22)で示されるインジウムアルミナイトライドで構成されており電極収容のためのゲートリセス構造105及びドレインリセス構造106を有している厚みが50nmより厚い電子供給層104と設け、ゲート電極108あるいはドレイン電極109の少なくとも一部が対応するリセス構造の底面に形成されるようにした。 (もっと読む)


【課題】III族窒化物半導体からなる縦型電界効果トランジスタについて、高耐圧を達成し、ノーマリオフモードとすること。
【解決手段】第1の一導電型III族窒化物半導体層3と、第1の一導電型III族窒化物半導体層3上に形成されて少なくとも上部にメサ部6を有する反対導電型III族窒化物半導体層4と、反対導電型III族窒化物半導体層4のメサ部6の上に形成された第2の一導電型III族窒化物半導体層5と、第2の一導電型III族窒化物半導体層5の上にオーミック接触する第1の電極11と、反対導電型III族窒化物半導体層4の少なくともメサ部6の側方に間隔をおいて形成されたゲート電極Gと、第1の一導電型III族窒化物半導体層3の下にオーミック接触で形成された第2の電極12を有する。 (もっと読む)


【課題】AlNバリア層の表面のひび割れを防止し、更に、順方向電圧Vf特性を改善する。
【解決手段】AlGaN/GaN−HEMTは、サファイヤ基板21a等の成長基板上にAlN層21bが形成されたAlNテンプレート21と、このAlNテンプレート21上にエピタキシャル成長されたGaNチャネル層22と、このGaNチャネル層22上に形成されたサンドイッチ構造の層とを有している。サンドイッチ構造の層は、下層のAlGa1ーxNバリア層23と、厚さ2nm以上の中間のAlNバリア層24と、上層側のAlGa1ーxNキャップ層25とにより形成されている。 (もっと読む)


【課題】 従来よりも電流駆動力の大きな窒化物半導体装置を提供する。
【解決手段】 半導体装置は、サファイア基板11と、サファイア基板11上に設けられたGaNからなる半導体層12と、半導体層12上に設けられた多層膜13と、多層膜13にオーミックコンタクトする電極14とを備えている。多層膜13は、ピエゾ分極量あるいは自発分極量が互いに異なり、共にn型不純物を含む2つの半導体層を交互に積層することで形成されているので、2つの半導体層の界面に電子が誘起され、電極14と多層膜13との間のコンタクト抵抗や、電流伝達経路における寄生抵抗を従来よりも低減することができる。 (もっと読む)


1 - 20 / 26