Fターム[5F102HA00]の内容
接合型電界効果トランジスタ (42,929) | セルフアライン (39)
Fターム[5F102HA00]の下位に属するFターム
ゲート電極がマスク (12)
ダミーゲートがマスク (10)
ソース、ドレイン電極(被着膜)がマスク (11)
ゲート、ソース、ドレイン形成領域を予め位置決めしたマスクの利用 (5)
Fターム[5F102HA00]に分類される特許
1 - 1 / 1
化合物半導体装置の製造方法
【課題】本発明は、RFデバイスの特性のばらつきを抑え、高耐圧化、高速化を実現することが可能な化合物半導体装置の製造方法を提供する。
【解決手段】化合物半導体層11の素子領域上に、所定の幅の第1のマスクと、これを所定の間隙で挟むように第2、第3のマスクを形成して異方性エッチングを行い、化合物半導体層中に、凸部を有する所定の深さの第1のリセス14aを形成し、マスクを除去し、露出した化合物半導体層11表面を清浄化し、凸部の上面を露出させた第1のパシベーション膜(18)を形成し、これをマスクとしてエッチングを行い、化合物半導体層11中に所定の深さの第2のリセス14bを形成し、第2のパシベーション膜(18)を形成し、異方性エッチングにより、第2のリセス14bの底面の一部を露出させ壁面にセルフアラインで側壁18aを形成し、露出した第2のリセス底面上にゲート電極17を形成する。
(もっと読む)
1 - 1 / 1
[ Back to top ]