説明

Fターム[5F102HA06]の内容

接合型電界効果トランジスタ (42,929) | セルフアライン (39) | ダミーゲートがマスク (10) | ソース、ドレイン電極形成 (3)

Fターム[5F102HA06]に分類される特許

1 - 3 / 3


【課題】能動素子とMIMキャパシタを備え、製造工程の短縮を可能とする構造を有する半導体装置およびその製造方法を提供する
【解決手段】MMIC100は、GaAs基板10上に設けられたFETと、下側電極18bと上側電極22bとの間に誘電体層20bが介在しているMIMキャパシタとを備えている。製造工程において、FETのソース・ドレイン電極16a・16bを形成した後に、リフトオフ法によりFETのゲート電極18aとMIMキャパシタの下側電極18bとを同時に形成する。 (もっと読む)


【課題】能動素子とMIMキャパシタとを備え、その製造工程の短縮を可能とする構造を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板上に、オーミック電極を備えた能動素子と、下側電極と上側電極との間に誘電体層が介在するMIMキャパシタとが設けられた構造を有し、下側電極とオーミック電極とが同じ構造を有する。例えば、GaAs基板10上に、能動素子としてのFETと、MIMキャパシタとが設けられたMMIC100では、FETのオーミック電極たるソース・ドレイン電極16a・16bと、MIMキャパシタの下側電極16cとを同時に形成することにより、これらを同じ金属からなる構造とする。 (もっと読む)


【課題】安定してノーマリオフ特性を有するリセスゲート型HFETを製造することができるリセスゲート型HFETの製造方法を提供する。
【解決手段】基板上にGaN層とAlGaN層とのヘテロ接合部を有し、AlGaN層上にゲート電極が形成されているリセスゲート型HFETを製造する方法であって、基板上にGaN層を形成する第1工程と、GaN層上に第1のAlGaN層を1nm以上3nm以下の厚さに形成する第2工程と、第1のAlGaN層の表面のうちゲート電極形成領域以外の領域の少なくとも一部の表面上に第2のAlGaN層を再成長により形成する第3工程と、第1のAlGaN層の表面のゲート電極形成領域にゲート電極を形成する第4工程と、を含む、リセスゲート型HFETの製造方法である。 (もっと読む)


1 - 3 / 3