【課題】耐圧および電流コラプス抑制性能をさらに向上できる電界効果トランジスタを提供する。
【解決手段】この電界効果トランジスタによれば、ゲート絶縁膜２０を、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜で作製されたコラプス抑制膜１８と上記コラプス抑制膜１８上に形成されたＳｉＯ_２絶縁膜１７とを有する複層構造とすることにより、耐圧を向上できるだけでなく、電流コラプスも抑制できる。 （もっと読む）

【課題】チャージアップに起因するリーク電流及び閾値電圧の変動を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、半導体層内に、活性領域３０を含むＦＥＴ３４、活性領域３０からなるスクライブライン３６、ＦＥＴ３４とスクライブライン３６との間に位置する不活性領域３２、及び不活性領域３２を横断してＦＥＴ３４とスクライブライン３６とを電気的に接続する接続領域３８を設ける工程と、半導体層上に絶縁膜２０を形成する工程と、ドライエッチング法により絶縁膜２０に選択的に開口部２１を形成する工程と、を有する半導体装置である。 （もっと読む）

【課題】ＩＩ族酸化物半導体を用いた半導体素子における新規な絶縁層形成技術を提供する。
【解決手段】半導体素子の製造方法は、（ａ）基板上方に、ＩＩ族酸化物半導体層を成長させる工程と、（ｂ）ＩＩ族酸化物半導体層上に、窒素をドープしつつＯリッチ条件での成長を行い抵抗率が１０^５Ωｃｍ以上のＩＩ族酸化物絶縁層を成長させる工程とを有する。 （もっと読む）

【課題】所望の位置にグラフェン膜を有するグラフェン構造及びこれを用いた半導体装置を提供する。
【解決手段】所定の基材３上において、炭素含有層４と、少なくともケイ素を含む炭素化合物層５とを順次に積層し、その上に絶縁膜層６を形成した後、絶縁膜層の一部をエッチングにより取り除いた基板に対してアニーリングを実施し、絶縁膜の除去部にのみグラフェン膜７を形成したグラフェン構造１を形成し、これを用いて表面にショットキー電極８、およびオーミック電極９，１０を形成させて半導体装置２を作製する。 （もっと読む）

【課題】電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法を提供する。
【解決手段】ＧａＮ系の半導体層ＧＬ１０と、ＧａＮ系の半導体層上に備えられた電極構造体５００Ａ，５００Ｂと、を備え、電極構造体５００Ａ，５００Ｂは、導電物質を含む電極要素５０Ａ、５０Ｂと、電極要素５０Ａ，５０ＢとＧａＮ系の半導体層２００との間に備えられた拡散層５Ａ、５Ｂと、を備え、拡散層５Ａ，５Ｂは、ｎ型ドーパントを含み、ｎ型ドーパントは、４族元素を含み、拡散層と接触したＧａＮ系の半導体層２００の領域は、ｎ型ドーパント（例えば、４族元素）でドーピングされる窒化ガリウム系の半導体素子である。 （もっと読む）

【課題】 従来に比べて小型で、素子機能部間で、高い周波数の信号を高精度に伝送することができる集積型半導体装置を提供する。
【解決手段】
サファイア単結晶基板１０の一方主面１０Ａ上に配置された第１素子機能部２６と、一方主面上１０Ａに配置された第１アンテナ部２３と、他方主面１０Ｂに配置された第２素子機能部３６と、他方主面１０Ｂ上に配置された第２アンテナ部３３とを備え、第１素子機能部２６が第１アンテナ部２３に送信用電気信号を送り、第１アンテナ部２３が送信用電気信号に応じた電波を発信し、第２アンテナ部３３がサファイア単結晶基板１０を透過した電波を受信することで、高い周波数の信号を基板の上下面で高精度に処理することができる。 （もっと読む）

【課題】エピ抵抗や抵抗チップを用いることなく、奇モードのループ発振を抑えること。
【解決手段】本発明は、金属層６０を形成する工程と、複数のＦＥＴそれぞれのゲートフィンガー１４を共通に接続するゲートバスライン２６のパターンのうち一部分を除いたパターンを有するめっき層６４と、一部分の領域を被覆する第２マスク層６６と、をマスクにして金属層６０をパターニングすることで、ゲートバスライン２６を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】本発明は、基板に元々付着していた不純物及び成長炉内の不純物を低減することができる半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、基板を成長炉内に搬入する搬入工程と、該基板の上と該成長炉の内壁に、該基板表面と該成長炉内の不純物を吸収する不純物吸収層を形成する吸収層形成工程と、該不純物吸収層と、該基板の一部とをエッチングすることで該基板を薄化基板にするエッチング工程と、該薄化基板の上にバッファ層を形成するバッファ層形成工程と、該バッファ層の上に半導体層を形成する半導体層形成工程と、を備えたことを特徴とする。 （もっと読む）

【課題】低周波雑音が低減されるとともに、素子面積の小さい半導体装置及びその製造方法を製造コストを増大させずに提供する。
【解決手段】半導体装置は、第１導電型の下部ゲート領域４と、第２導電型のチャネル領域３と、第１導電型の上部ゲート領域２と、チャネル領域３の両側に位置する第２導電型のソース及びドレイン領域８と、上部ゲート領域２上に形成されたゲート電極６と、ゲート電極６の両側面上に形成されたサイドウォールスペーサ７とを有するＪＦＥＴ７０を備える。上部ゲート領域２とソース及びドレイン領域８とは、チャネル領域３のうちサイドウォールスペーサ７の下に位置する部分を挟んで互いに離間しており、ソース及びドレイン領域８は、ゲート長方向におけるゲート電極６の両側方であってサイドウォールスペーサ７の外側を含む領域に形成されている。 （もっと読む）

【課題】性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】実施形態に係る半導体装置１０は、半導体層１２、絶縁膜１７、ゲート電極２２、ドレイン電極１９およびソース電極２０、を具備する。半導体層１２は、半絶縁性半導体基板１１上に形成され、表面に、側壁が傾いたテーパ状のリセス領域１８を有する。半導体層１２は、活性層１４を含む。絶縁膜１７は、半導体層１２上に形成されたものであり、リセス領域１８を全て露出する貫通孔２１を有する。貫通孔２１は、側壁がリセス領域１８の側壁の傾き角θ１より小さい角度θ２で傾いたテーパ状である。ゲート電極２２は、リセス領域１８および貫通孔２１を埋めるように形成されたものである。ドレイン電極１９およびソース電極２０は、半導体層１２上のうち、リセス領域１８を挟む位置に形成されたものである。 （もっと読む）

【課題】耐圧を向上させることができる半導体装置を提供する。
【解決手段】半導体装置１０は、ソース領域１２ａ、複数の帯状のドレイン領域１２ｂ、チャネル領域、ソース電極１６、ドレイン電極１５、およびゲート電極１７を具備する。ソース領域１２ａは、化合物半導体層１１上に形成された平面状の領域である。複数の帯状のドレイン領域１２ｂは、化合物半導体層１１上に、互いに電気的に分離されるように形成される。チャネル領域は、ソース領域１２ａの一辺に接し、かつソース領域１２ａと複数のドレイン領域１２ｂとの間に、互いに電気的に分離されるように形成される。ソース電極１６は、ソース領域１２ａ上の少なくとも一部に形成される。ドレイン電極１５は、複数のドレイン領域１２ｂに電気的に接続されるように形成される。ゲート電極１７は、複数のチャネル領域に電気的に接続されるように形成される。 （もっと読む）

【課題】閾値電圧のばらつきを低減できる炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置１０は、基板１１と、基板１１上に設けられ、主表面１３Ａと、主表面１３Ａと交差する厚さ方向とを有する炭化珪素層４とを含む。炭化珪素層４は、チャネル層７と、ソース領域１５と、ドレイン領域１７と、ソース領域１５とドレイン領域１７との間において、ゲート領域１６Ｒとを含む。ゲート領域１６Ｒはチャネル層７に対して、第１の導電型と異なる第２の導電型を有するようにエピタキシャル成長されている。 （もっと読む）

【課題】高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を得る。
【解決手段】ＨＥＭＴは、化合物半導体層２と、開口を有し、化合物半導体層２上を覆う保護膜と、開口を埋め込み、化合物半導体層２上に乗り上げる形状のゲート電極７とを有しており、保護膜は、酸素非含有の下層絶縁膜５と、酸素含有の上層絶縁膜６との積層構造を有しており、開口は、下層絶縁膜５に形成された第１の開口５ａと、上層絶縁膜６に形成された第１の開口５ａよりも幅広の第２の開口６ａとが連通してなる。 （もっと読む）

【課題】電極と化合物半導体層との界面に電極材料が到達することを抑止し、ゲート特性の劣化を防止した信頼性の高い高耐圧の化合物半導体装置を提供する。
【解決手段】化合物半導体積層構造２と、化合物半導体積層構造２上に形成され、貫通口６ａを有するパッシベーション膜６と、貫通口６ａを埋め込むようにパッシベーション膜６上に形成されたゲート電極７とを有しており、ゲート電極７は、相異なる結晶配列の結晶粒界１０１が形成されており、結晶粒界１０１の起点が貫通口６ａから離間したパッシベーション膜６の平坦面上に位置する。 （もっと読む）

【課題】動作電圧の高電圧化を図るも、電極端における電界集中を緩和してデバイス特性の劣化を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を提供する。
【解決手段】ＨＥＭＴは、ＳｉＣ基板１上に、化合物半導体層２と、開口６ｂを有し、化合物半導体層２上を覆う、窒化珪素（ＳｉＮ）の保護膜６と、開口６ｂを埋め込むように化合物半導体層２上に形成されたゲート電極７とを有しており、保護膜６は、その下層部分６ａが開口６ｂの側面から張り出した張出部６ｃが形成されている。 （もっと読む）

【課題】化合物半導体積層構造上の絶縁膜に所期の微細な開口を形成するも、リーク電流を抑止した信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２上にパッシベーション膜６を形成し、パッシベーション膜６の電極形成予定位置をドライエッチングにより薄化し、パッシベーション膜６の薄化された部位６ａをウェットエッチングにより貫通して開口６ｂを形成し、この開口６ｂを電極材料で埋め込むように、パッシベーション膜６上にゲート電極７を形成する。 （もっと読む）

【課題】第１の極性を有する第１の化合物半導体層と共にこれと逆極性（第２の極性）の第２の化合物半導体層を用い、化合物半導体層の再成長をすることなく、第２の極性に対応した導電型の含有量が実効的に、容易且つ確実に所期に制御された、複雑な動作を可能とする信頼性の高い高耐圧の化合物半導体装置を得る。
【解決手段】第１の極性を有する電子走行層２ｂと、電子走行層２ｂの上方に形成された第２の極性を有するｐ型キャップ層２ｅと、ｐ型キャップ層２ｅ上に形成された第１の極性を有するｎ型キャップ層２ｆとを有しており、ｎ型キャップ層２ｆは、厚みの異なる部位２ｆａ，２ｆｂを有する。 （もっと読む）

【課題】動作電圧の高電圧化を図るも、デバイス特性の劣化（化学的・物理的変化）を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を得る。
【解決手段】本発明による化合物半導体装置では、化合物半導体層２上を均質な同一材料（ここではＳｉＮ）からなり誘電率が一様な第１の保護膜６が覆い、第１の保護膜６の開口６ａの一端部分に酸素を含有する保護部、ここでは当該一端部分を覆う酸化膜である第２の保護膜７ａが形成されており、開口６ａを埋め込み第２の保護膜７ａを包含するオーバーハング形状のゲート電極８が形成される。 （もっと読む）

【課題】ノーマリオフ型のＨＥＭＴ構造を有し、かつ優れたデバイス特性を有する窒化物半導体装置およびその製造方法を提供する。
【解決手段】窒化物半導体装置は、窒化物半導体からなる電子走行層３と、電子走行層３に積層され、電子走行層３とはＡｌ組成が異なり、Ａｌを含む窒化物半導体からなる電子供給層４と、電子供給層４と電子走行層３との界面に連続する界面を有し、電子走行層３上に形成された酸化膜１１と、酸化膜１１を挟んで電子走行層３に対向するゲート電極８とを含む。 （もっと読む）

【課題】チャネルリークを低減可能な窒化物半導体電子デバイスが提供される。
【解決手段】
【００９７】ヘテロ接合トランジスタ１１によれば、電流ブロック層２７はｐ導電性を有する。ドープ半導体層１７が開口部１６の側面１６ａに設けられると共にドープ半導体層１７が電流ブロック層２７とチャネル層１９との間に設けられるので、チャネル層１９が、エッチングの際に開口部１６の側面１６ａに形成されている可能性があるドナー性欠陥を含む半導体に直接に接触することがない。また、ドープ半導体層１７は、電流ブロック層２７とチャネル層１９との間に設けられると共にチャネル層１９はキャリア供給層２１とドープ半導体層１７との間に設けられるので、ドープ半導体層１７の追加により、チャネル層１９及びキャリア供給層２１の配列は変更されることがない。 （もっと読む）