【課題】真空雰囲気下において脱着可能なメタルマスクを用いて、半導体基板上に半導体層を選択的に再現性よく形成することが可能な半導体作製装置を提供する。
【解決手段】半導体基板が搭載される試料ホルダと、半導体基板に選択的に結晶を成長させるための少なくとも１つ以上の第１の開口を有するマスクと、半導体基板およびマスクを試料ホルダとの間に挟み、試料ホルダと組み合わされるマスクホルダと、マスクとマスクホルダとの間に設けられた弾性体とを有する構成である。 （もっと読む）

【課題】ＭＢＥやスパッタなどのラジカル化、プラズマ化または原子化された窒素源を用いたＩＩＩ族窒化物半導体層の成膜法において、ドーパント元素の反応を抑制し、効率良くドーパントをドーピングする方法を提供すること。
【解決手段】ドーパント元素のみを供給するプロセスと、ＩＩＩ族元素を含む化合物と窒素原料を同時に供給するプロセスを交互に繰り返すことからなる第一の工程を含む、ラジカル化、プラズマ化または原子化された窒素源を用いたＩＩＩ族窒化物化合物半導体層の成長方法。 （もっと読む）

【課題】ＩＩＩ−Ｖ／ＩＩ−ＶＩ半導体インターフェイスを再現的に製造する。
【解決手段】ＩＩＩ族元素ソース（６８、１７０）、ＩＩ族元素ソース（７２、９２’）、Ｖ族元素ソース（７０、１７２）、及びＶＩ族元素ソースを含む分子線エピタキシー（ＭＢＥ）装置（５０、１５０）を準備する。ＩＩＩ−Ｖ半導体表面を有する基板（１２）をＭＢＥ装置（５０、１５０）内に位置決めする。基板（１２）を次にＩＩＩ−Ｖ半導体成長に適切な温度まで加熱し、結晶質ＩＩＩ−Ｖ半導体バッファ層（１４）を成長させる。基板の温度を交互分子線エピタキシーによってＩＩ−ＶＩ半導体成長に適切な温度まで調整し、結晶質ＩＩ−ＶＩ半導体バッファ層（１６）をＩＩＩ−Ｖバッファ層上に成長させる。ＩＩ族及びＶＩ族ソースを操作して、ＩＩＩ−Ｖバッファ層をＶＩ族元素フラックスに暴露する前にＩＩ族元素フラックスに暴露させる。 （もっと読む）

【課題】積層側の主面がｃ軸方向を向いているＭｇＺｎＯ基板上に平坦なＺｎＯ系半導体層を成長させることができるＺｎＯ系半導体素子を提供する。
【解決手段】＋Ｃ面（０００１）が少なくともｍ軸方向に傾斜した面を主面とするＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ＜１）基板１上に、ＺｎＯ系半導体層２〜６がエピタキシャル成長されている。そして、ＺｎＯ系半導体層６上にはｐ電極１０が、Ｍｇ_ｘＺｎ_１−ｘＯ基板１の下側にはｎ電極９が形成されている。このようにして、Ｍｇ_ｘＺｎ_１−ｘＯ基板１の表面に、ｍ軸方向に並ぶ規則的なステップを形成することで、ステップバンチングと呼ばれる現象を防ぎ、基板１上に積層される半導体層の膜の平坦性を向上させることができる。 （もっと読む）

【課題】III族窒化物半導体を有する半導体発光素子において、動作電圧を低減するとともに発光効率を向上することが可能な技術を提供する。
【解決手段】ｎ型III族窒化物半導体から成るｎ型基板１上には、ｎ型クラッド層２と、ｎ型光ガイド層３と、不純物がドーピングされていない多重量子井戸（ＭＱＷ）活性層４と、ｐ型電子障壁層５と、ｐ型光ガイド層６と、ｐ型クラッド層７と、ｐ型コンタクト層８とがこの順で積層されている。ｐ型電子障壁層５はｐ型Ａｌ_x2Ｇａ_(1-x2)Ｎ（０＜ｘ２＜１）から成り、ｐ型クラッド層７はｐ型Ａｌ_x3Ｇａ_(1-x3)Ｎ（０＜ｘ３＜１）から成り、ｐ型コンタクト層８はｐ型ＧａＮから成る。ｐ型電子障壁層５、ｐ型クラッド層７及びｐ型コンタクト層８はそれぞれｐ型ドーパントとしてベリリウムを含んでいる。 （もっと読む）

【課題】ＧａＮナノコラムから成るパワーデバイス用のｐｎ接合ダイオードの提供を目的とする。
【解決手段】パワーデバイス用のｐｎ接合ダイオード１ａであって、第１電極４ａと、第１電極４ａの表面に立設されており第１導電型を示す複数の第１ナノコラム部６ａと、複数の第１ナノコラム部６ａの各端部に設けられており第２導電型を示す複数の第２ナノコラム部８ａと、複数の第２ナノコラム部８ａ上に設けられており第２導電型を示す半導体部１２ａと、半導体部１２ａ上に設けられた第２電極１４ａとを備え、第１ナノコラム部６ａ及び第２ナノコラム部８ａは、ＧａＮから成る。 （もっと読む）

【課題】良好なｐｎ接合を容易に形成することが可能なＺｎＯ系の酸化物半導体素子を提供する。
【解決手段】この酸化物半導体素子では、ＺｎＯからなるｎ型の単結晶基板１の上面に、ＺｎＯからなるｐ型の多結晶薄膜２が形成されている。また、ｎ型の単結晶基板１の下面には、Ａｌからなる電極８が形成されており、ｐ型の多結晶薄膜２の上面には、Ａｕからなる電極９が形成されている。 （もっと読む）

【課題】生産性とキャリア濃度が向上し、低抵抗ｎ型ＡｌＮ半導体結晶を得ることを目的とし、短波長発光素子やパワーデバイスを実現することを目的とする。
【解決手段】本発明によれば、ＡｌＮ結晶のＡｌ原子の一部を、IIIａ族元素（Ｓｃ,Ｙ,
Ｌａ等）又は／及びIIIｂ族元素（Ｂ,Ｇａ,Ｉｎ等）で置換し、隣接する窒素（Ｎ）１原
子を酸素（Ｏ）原子で置換することにより、浅い不純物準位が形成され、低抵抗ｎ型ＡｌＮ結晶を得ることができる。特にIIIａ族元素又は／及びIIIｂ族元素の合計濃度（Ｃ_3A）が１×１０¹⁸cm^-3以上であり、Ｏ濃度(Ｃo)が、０．０１Ｃ_3A＜Ｃｏ＜１．５Ｃ_3Aである
ことが好ましい。またＡｌＮ結晶の製造方法としては、ＣＶＤ法、ＭＢＥ法や昇華法等公知の方法に採用できる。 （もっと読む）

本発明はＩＩＩ−Ｖ族半導体の製造方法に関するものである。本発明によれば、前記方法は、電子アクセプタであるｐ型ドーパントで、原子価ｘが０と１の間に含まれる数を表す、一般式Ａｌ_xＧａ_1-xＮの半導体をドーピングする、少なくとも一つのドーピング過程と、価電子帯の構造を変えることのできる共ドーパントによる共ドーピング過程とから成る。本発明は、半導体、ならびに電子産業または光電子産業におけるその使用にも関するものである。本発明はさらに、かかる半導体を使用するデバイスならびにダイオードに関するものである。 （もっと読む）

電子デバイスは、物質の主表面に単結晶領域を含む物質を含む。単結晶領域は、グラフェンと実質的に格子整合している六方晶格子を有し、グラフェンの少なくとも１つのエピタキシャル層がこの単結晶領域に配置される。現在好ましい実施形態では、単結晶領域は多層の六方晶ＢＮを含む。このような電子デバイスの作製方法は、物質の主表面に単結晶領域を含む物質を提供し、単結晶領域は、グラフェンと実質的に格子整合している六方晶格子を有するステップ（ａ）と、この領域に少なくとも１つのグラフェン層をエピタキシャル形成するステップ（ｂ）を含む。現在好ましい実施形態では、ステップ（ａ）は、グラファイトの単結晶基板を提供するステップ（ａ１）と、基板に多層の単結晶六方晶ＢＮをエピタキシャル形成するステップ（ａ２）とをさらに含む。六方晶ＢＮ層はグラフェンと実質的に格子整合した表面領域を有し、ステップ（ｂ）は六方晶ＢＮ層の表面領域に少なくとも１つのグラフェン層をエピタキシャル形成するステップを含む。ＦＥＴへの応用が説明されている。
（もっと読む）

ターゲット基材上に堆積される物質を加熱するための坩堝は、原料物質を含むように構成されている胴部、胴部の第１の端部に形成された基部、および胴部の第２の端部に形成された放出オリフィスを含む。坩堝は、加熱された原料物質が放出オリフィスを通って通過する前に、中間オリフィスを通過し、そして少なくとも１回坩堝胴部の内側表面に衝突するように、少なくとも配置されかつ構成されている１つの中間オリフィスをさらに含む。
（もっと読む）

【課題】分子線セル坩堝にパイロリティックカーボンを被覆することにより、耐久性等に優れた珪素用分子線セル坩堝を提供する。
【解決手段】珪素用分子線セル坩堝は、グラファイト製の外管１と、パイロリティックカーボン４が被覆されたグラファイト製の内管とから構成された二重管である。前記内管は、開口管の上部３と、片閉口管の下部２とから構成され、この下部２は、下部２の深さｄと内径Ｄ４の比が１以下であり、熱化学気相蒸着法によりパイロリティックカーボン４が被覆されている。 （もっと読む）

【課題】 酸化物、窒化物、塩化物、フッ化物などの化合物の薄膜を分子線エピタキシー装置で作製する場合、気体材料がチャンバ内に雰囲気ガスとして残留し、他方の材料の分子線セルのるつぼに進入し、気体材料との化合物を作る。化合物になった分は材料の損失となる。材料損失が大きいと、原料の補填のためにたびたび超高真空チャンバを大気圧に戻さなければならず作業能率が悪くなる。
【解決手段】 るつぼ底部または上部に到るようにパージガス導入管を設け、パージガス導入管を通して、不活性ガスをるつぼ内へ吹き込み雰囲気ガスがるつぼ内の材料と接触しないように遮断する。 （もっと読む）

【課題】 真性に近い単結晶ＧaＮ膜を有し、かつこの膜をｎ形又はｐ形に選択的にドー
プした半導体デバイスを提供する。
【解決手段】 次の要素を有する半導体デバイス：基板であって、この基板は、（１００）シリコン、（１１１）シリコン、（０００１）サファイア、（１１−２０）サファイア、（１−１０２）サファイア、（１１１）ヒ化ガリウム、（１００）ヒ化ガリウム、酸化マグネシウム、酸化亜鉛、および炭化シリコンからなる群から選択される物質からなる；約２００Å〜約５００Åの厚さを有する非単結晶バッファ層であって、このバッファ層は前記基板の上に成長した第一の物質を含み、この第一の物質は窒化ガリウムを含む；および前記バッファ層の上に成長した第一の成長層であって、この第一の成長層は窒化ガリウムと第一のドープ物質を含む。 （もっと読む）

ＩｎＰ基板並びにＩＩ−ＶＩ及びＩＩＩ−Ｖ材料の交番層を含む層状構造体が提供される。ＩＩ−ＶＩ及びＩＩＩ−Ｖ材料の交番層は、典型的にはＩｎＰ基板に格子整合しているか又はシュードモルフィックである。典型的には、ＩＩ−ＶＩ材料は、ＣｄＺｎＳｅ、ＣｄＭｇＺｎＳｅ、ＢｅＺｎＴｅ、又はＢｅＭｇＺｎＴｅ合金から選択され、及び最も典型的にはＣｄ_ｘＺｎ_１−ｘＳｅであり、ここでｘは０．５５〜０．５７である。典型的には、ＩＩＩ−Ｖ材料は、ＩｎＡｌＡｓ又はＡｌＩｎＧａＡｓ合金から選択され、及び最も典型的には、ＩｎＰ又はＩｎ_ｙＡｌ_１−ｙＡｓであり、ここでｙは０．５３〜０．５７である。層状構造体は、１以上の分布ブラッグ反射器（ＤＢＲ）を形成することができる。別の態様では、本発明は、ＩｎＰ基板及びエピタキシャル半導体材料の１５層対以下を含む９５％以上の反射率を有する分布ブラッグ反射器（ＤＢＲ）を含む層状構造体を提供する。別の態様では、本発明は、層状構造体を含むレーザー又は光検知器を提供する。
（もっと読む）

【課題】成膜時間に関係なく一定の成膜レートを維持することのできるＭＢＥ装置等を提供する。
【解決手段】本発明のＭＢＥ装置１００は、分子線発生部１０ａ・１０ｂと、真空計１４ａ・１４ｂと、光源ユニット６と受光ユニット７とを有する原子吸光式成膜モニタ８と、分子線発生部１０ａ・１０ｂの温度を制御する温度制御演算器１３とを備えている。温度制御演算器１３は、原子吸光式成膜モニタ８の測定結果が、真空計１４ａ・１４ｂの測定結果から算出した分子線源の残量より算出した原子吸光式成膜モニタ８の制御目標値となるように、分子線発生部１０ａ・１０ｂの温度を制御する。 （もっと読む）

【課題】最表面が立方晶窒化ガリウムからなる窒化ガリウム層又は最表面が六方晶窒化ガリウムからなる窒化ガリウム層を表層部に有した酸化ガリウム単結晶複合体の選択的製造方法、及び窒化物半導体膜の製造方法を提供する。
【解決手段】酸化ガリウム単結晶からなる基板の表層部に窒化ガリウム層を有する酸化ガリウム単結晶複合体の製造方法であって、上記基板の表面を窒素プラズマで窒化処理して窒化ガリウム層を形成する際に窒化処理の時間を制御することで、反射高速電子線回折によって測定される窒化ガリウム層の最表面が立方晶窒化ガリウムからなる窒化ガリウム層又は六方晶窒化ガリウムからなる窒化ガリウム層を選択的に製造する酸化ガリウム単結晶複合体の製造方法、及びこの複合体の表面に窒化物半導体膜を成長させる窒化物半導体膜の製造方法である。 （もっと読む）

【課題】鉄シリサイド層の製造方法並びに半導体基板及び光半導体装置において、β−ＦｅＳｉ_２の平坦で良質な連続膜を形成すること及び高キャリア移動度を得ること。
【解決手段】結晶面（００１）を表面に有するＳｉ基板１上にβ−ＦｅＳｉ_２の鉄シリサイド層４ｂを成膜する方法であって、前記Ｓｉ基板上に設けられたＳｉＧｅ層上に、直接又は歪みＳｉ層を介して前記鉄シリサイド層をエピタキシャル成長する鉄シリサイド層形成工程を有し、該鉄シリサイド層形成工程は、４００℃以上９４０℃以下の成膜温度でＦｅ原料とＳｉ原料とを同時に供給して前記鉄シリサイド層の少なくとも一部を成膜する高温成膜工程を有する。 （もっと読む）

【課題】 半導体結晶成長処理されるべき基板を保持する基板ホルダが、大気に曝されることを防止し、基板ホルダに付着する堆積物を除去することによって、基板ホルダおよび堆積物が半導体結晶を成長させる際の酸素汚染源となることを防止し、特性に優れた半導体結晶を得る。
【解決手段】 半導体結晶の成長が完了した基板２７の取外された基板ホルダ２８が、基板導入室２２の所定位置から取出されるとき、半導体結晶成長の過程において基板ホルダ２８に付着した堆積物を基板ホルダ処理室２６で除去するとき、および堆積物が除去された基板ホルダ２８を基板導入室２２の所定位置にセッティングするとき、のいずれのときにおいても、基板ホルダ２８は、不活性ガス雰囲気または真空雰囲気中で取り扱われる。 （もっと読む）

【課題】 活性化率の高いＺｎＯ結晶、またはＺｎＯ系半導体化合物結晶を含むＺｎＯ系発光素子を製造する方法を提供する。
【解決手段】 （ａ）Ｚｎ極性面を備える基板のＺｎ極性面上に、ｎ型ＺｎＯバッファ層を形成する。（ｂ）ｎ型ＺｎＯバッファ層の表面上に、ｎ型ＺｎＯ層を形成する。（ｃ）ｎ型ＺｎＯ層表面上に、ｎ型ＺｎＭｇＯ層を形成する。（ｄ）ｎ型ＺｎＭｇＯ層表面上に、ＺｎＯ層とＺｎＭｇＯ層とが交互に積層されるＺｎＯ／ＺｎＭｇＯ量子井戸層を形成する。（ｅ）ＺｎＯ／ＺｎＭｇＯ量子井戸層表面上に、ｐ型ＺｎＭｇＯ層を形成する。（ｆ）ｐ型ＺｎＭｇＯ層表面上に、ｐ型ＺｎＯ層を形成する。（ｇ）ｎ型ＺｎＯ層及びｐ型ＺｎＯ層上に電極を形成する。工程（ｂ）において、Ｚｎリッチ条件で層形成を行う。 （もっと読む）