説明

Fターム[5F103BB08]の内容

Fターム[5F103BB08]に分類される特許

1 - 20 / 47


【課題】II族酸化物半導体を用いた半導体素子における新規な絶縁層形成技術を提供する。
【解決手段】半導体素子の製造方法は、(a)基板上方に、II族酸化物半導体層を成長させる工程と、(b)II族酸化物半導体層上に、窒素をドープしつつOリッチ条件での成長を行い抵抗率が10Ωcm以上のII族酸化物絶縁層を成長させる工程とを有する。 (もっと読む)


【課題】 ミスフィット転位の発生を抑制しつつ、量子ドットからの発光波長を長波長化することができる半導体装置の製造技術が望まれている。
【解決手段】 チャンバ内に単結晶基板を装填し、単結晶基板上に、分子線エピタキシにより、In及びAsを含む量子ドットを形成する。チャンバ内で、量子ドットに、少なくともAs分子線を照射しながら第1アニールを行う。 (もっと読む)


【課題】広い範囲で制御された組成比を有し、結晶性に優れる化合物半導体の膜を用いた半導体素子を製造する方法を提供する。
【解決手段】基板110上にn型半導体およびp型半導体を含むように積層して構成された半導体素子の製造方法であって、異なるIII族元素による少なくとも2つのターゲット(第1ターゲット21および第2ターゲット22)を、V族元素を含むガスによりスパッタリングして、基板110上にIII−V族の化合物半導体の膜を形成する工程を含む。 (もっと読む)


【課題】広い範囲で制御された組成比を有し、結晶性に優れる化合物半導体の膜を用いた半導体素子を製造する方法を提供する。
【解決手段】基板110上にn型半導体およびp型半導体を含むように積層して構成された半導体素子の製造方法であって、異なるIII族元素による少なくとも2つのターゲット(第1ターゲット21および第2ターゲット22)を、V族元素を含むガスによりスパッタリングして、基板110上にIII−V族の化合物半導体の膜を形成する工程を含む。 (もっと読む)


【課題】広い範囲で制御された組成比を有し、結晶性に優れる化合物半導体の膜を用いた半導体素子を製造する方法を提供する。
【解決手段】基板110上にn型半導体およびp型半導体を含むように積層して構成された半導体素子の製造方法であって、異なるIII族元素による少なくとも2つのターゲット(第1ターゲット21および第2ターゲット22)を、V族元素を含むガスによりスパッタリングして、基板110上にIII−V族の化合物半導体の膜を形成する工程を含む。 (もっと読む)


【課題】被成膜材料の有無を検出する検出機能を確保することができる成膜装置を提供する。
【解決手段】成膜装置1は、ワークWに成膜材料を成膜する成膜装置であって、ワークWを収納し成膜処理を行う成膜室2と、成膜室2の内部に設けられ、ワークWを搬送する搬送装置7と、成膜室2を画成する壁3aに設けられ、光を透過する防着ガラス27を有し、成膜室2の外部から内部への投光を可能とするビューポート13と、成膜室2の外部に設けられ、ビューポート13の防着ガラス27を透過させてセンサー光を投光し成膜室2の内部のワークWの有無を検出する走行センサ11と、防着ガラス27への成膜材料の堆積を抑制するためのヒータ31と、を備えている。 (もっと読む)


【課題】搬送中に基板がホルダから外れることを防止することができる真空蒸着装置を提供する。
【解決手段】ホルダ103aは、基板20を保持する一方面S1と、一方面S1と反対の他方面S2とを有する。またホルダ103aには、平面視において基板20の一部と重複する領域において開口部OPが設けられている。蒸着源120はホルダ103aの一方面S1に対向している。ヒータはホルダの他方面S2に対向している。固定具60は、ホルダの一方面S1上に固定され、一方面S1との間で基板20を挟むことによって基板20を固定している。 (もっと読む)


【課題】厚み方向にGaのダブルグレーデッド構造を有し、かつ面内均一性を有するCIGS膜を効率的に製造する。
【解決手段】膜用基板を一方向に搬送する基板搬送機構16を備え、成膜用基板Sの搬送方向Aに沿って最上流に、In蒸着源21とGa蒸着源22とが交互に配置されてなる行列状のIn-Ga第1蒸着源群31を配置し、制御部15により、搬送方向Aの最上流と最下流との間にGa/(In+Ga)比が最小、かつその最小のGa/(In+Ga)比が最上流または最下流でのGa/(In+Ga)比の半分以下となる領域が存在するように、各蒸着源21〜23、25からの蒸発量を制御する。 (もっと読む)


【課題】ZnO系半導体層の新規な製造方法を提供する。
【解決手段】(a)基板上方に、(MgZn1−x(0≦x≦0.6)単結晶膜を成長させる工程と、(b)前記の(MgZn1−x(0≦x≦0.6)単結晶膜を、400℃以下で、活性酸素により酸化して、MgZn1−yO(0≦y≦0.6)単結晶膜を形成する工程と、(c)工程(a)及び(b)を繰り返して、MgZn1−yO(0≦y≦0.6)単結晶膜を積層する工程とを有するZnO系半導体層の製造方法とする。 (もっと読む)


【課題】ラジカル源によるラジカルの照射によって成膜するMBE装置において、成膜速度を向上させること。
【解決手段】MBE装置は、真空容器1と、真空容器1の内部に設けられ、基板3を保持し、基板3の回転、加熱が可能な基板ステージ2と、基板3表面に分子線(原子線)を照射する分子線セル4A〜Cと、基板3表面に窒素ラジカルを供給するラジカル源5と、を備えている。ラジカル源5は、SUSからなる供給管10と、供給管10に接続するプラズマ生成管11を有している。プラズマ生成管11の外側には、円筒形のCCP電極13が配置されていて、CCP電極13よりも下流側には、プラズマ生成管11の外周に沿って巻かれたコイル12を有している。供給管10とプラズマ生成管11との接続部における供給管10の開口には、セラミックからなる寄生プラズマ防止管15が挿入されている。 (もっと読む)


【課題】基板が移動する系において当該基板上に蒸着される化合物の組成を制御する。
【解決手段】基板2上に第IIIB族元素(Y)、第VIB族元素(Z)を蒸着する製膜ゾーン11とこのゾーン11で形成された薄膜に第IB族元素(X)、第VIB族元素を蒸着する製膜ゾーン12を経た薄膜に第IIIB族元素、第VIB族元素を蒸着させる製膜ゾーン13を有する製膜方法及びその装置において、製膜ゾーン12にて検出したXYZ2が化学量論的組成比となるゾーン12における基板2の位置に基づきゾーン12の終点における薄膜の第IB族元素と第IIIB族元素の組成比の予測値を算出する。製膜ゾーン12の終点におけるXYZ2化合物薄膜の組成比が予め設定されたゾーン12の終点におけるXYZ2薄膜の第IB族元素と第IIIB族元素の組成比の目的値となるように前記予測値に基づきゾーン12における第IB族元素の蒸着量を制御する。 (もっと読む)


【課題】基板が移動する系において当該基板上に蒸着される化合物の組成を制御する。
【解決手段】基板2上に第IIIB族元素(Y)、第VIB族元素(Z)を蒸着する製膜ゾーン11とこのゾーン11で形成された薄膜に第IB族元素(X)、第VIB族元素を蒸着する製膜ゾーン12を経た薄膜に第IIIB族元素、第VIB族元素を蒸着させる製膜ゾーン13を有する製膜方法及びその装置において、ゾーン12において検出されたXYZ2が化学量論的組成比となる基板の位置に基づきゾーン12の終点における薄膜の第IB族元素と第IIIB族元素の組成比の予測値を算出し、ゾーン13の終点におけるXYZ2化合物薄膜の組成比が予め設定されたゾーン13の終点におけるXYZ2薄膜の第IB族元素と第IIIB族元素の組成比の目的値となるように、前記予測値に基づきゾーン13における第IIIB族元素の蒸着量を制御する。 (もっと読む)


【課題】本発明は、連続成膜設備において、化学量論的組成勾配を有する形で基板に成膜するための方法及び装置を提供する。
【解決手段】本発明では、それぞれ一つの蒸発器チューブを有する少なくとも二つの蒸発機器が配備され、両方の蒸発器チューブは、互いに独立して傾斜可能な形に構成されており、そうすることによって、両方の蒸気ビームの移行領域を勾配形態の要件に適合させることができる。 更に、基板に対する蒸発器チューブの間隔及び蒸発器チューブの互いの間隔を調整することができる。 (もっと読む)


【課題】成長させた酸化亜鉛系半導体の不純物濃度を低減できる酸化亜鉛系基板を提供する。
【解決手段】酸化亜鉛系基板2は、IV族元素であるSi、C、Ge、Sn及びPbの不純物濃度が、1×1017cm−3以下の条件を満たす。より好ましくは、酸化亜鉛系基板2は、I族元素であるLi、Na、K、Rb及びFrの不純物濃度が、1×1016cm−3以下の条件を満たす。 (もっと読む)


【課題】シリコン基板の全表面にわたって均一な厚みを有しかつ品質の安定したSi34へテロエピタキシャルバッファ層を容易にかつ安価に作製する作成方法及び装置を提供する。
【解決手段】シリコン基板を表面再構成可能に清浄化処理し、次いで、前記清浄化処理したシリコン基板上に、誘導結合プラズマ方式のRF(高周波)高輝度(HB)放電により生成した解離窒素原子フラックスおよび励起窒素分子フラックスを照射して表面界面反応によりSi34単結晶膜をエピタキシャル成長させること。 (もっと読む)


【課題】 結晶性が良好なIII−V族化合物半導体であるGaAsSbを含むIII−V族化合物半導体素子の製造方法を提供する。
【解決手段】 III−V族化合物半導体のGaAsSb1−x(0.33≦x≦0.65)を成膜するとき、V族のヒ素(As)およびアンチモン(Sb)の両方の分子の供給量の和を、III族のガリウム(Ga)の分子の供給量の15倍以上とすることを特徴とする。 (もっと読む)


【課題】ZnO系半導体層の表面平坦性低下は抑制しつつ、成長速度の向上が図られたZnO系半導体素子の製造方法を提供する。
【解決手段】ZnO系半導体素子の製造方法は、基板を準備する工程と、無電極放電管3aと5aにOとNを含むガスを導入し、放電して第1のビームを発生させる工程と、成長温度を600℃以上として、基板の上方に、Znソースガン2から、少なくともZnを供給するとともに、無電極放電管3aと5aから第1のビームを供給して、n型ZnO系半導体層を成長させる工程とを有する。 (もっと読む)


【課題】
巨大アイランドの形成による結晶品質の低下という問題を引き起こすことなく、ナノ構造の品質・形状を高品質に保つことを可能とする半導体量子ドット及び同形成方法を提供すること。
【解決手段】
本願に係る半導体量子ドット形成方法は、自己組織化機構により半導体量子ドットを形成する方法において、量子ドットDの結晶成長レート及び/もしくは埋め込み層L4の結晶成長速度として1ML/s(モノレイヤー・パー・セカンド)以上によって層形成させる。 (もっと読む)


開示されたものは、ガスクラスターイオンビーム(GCIB)システム(100,100’100’’)において、プロセスガスの混合物、又は多重のプロセスガスの混合物、を導入するためのマルチ−ノズル及びスキマーの組み立て品、並びに基体(152,252)に層を成長させる、それを変更する、それを堆積させる、又はそれをドープするための動作の関連させられた方法である。多重のノズル及びスキマーの組み立て品は、少なくとも部分的にそれから単一のガスクラスタービーム(118)へと放出されたガスクラスタービームを合体させるために相互の近接で配置された、及び/又は、交差するガスクラスタービームのセットを形成するために、及び、ガススキマー(120)へと単一の及び/又は交差するガスクラスタービームを向けるために、単一の交差する点(420)に向かって各々のビームを収束させるために角度が付けられた少なくとも二つのノズル(116,1016,2110,2120,4110,4120,7010,7020)を含む。
(もっと読む)


【課題】製造歩留まりを低下させるドロップレット発生を低減、かつ良好な結晶性を有する化合物エピタキシャル層製造方法を提供。
【解決手段】ZnO基板上の化合物エピタキシャル層形成方法で、(a)ZnO基板の成長面が、{0001}面で、(b)化合物エピタキシャル層を形成するための元素の全てまたは一部を、基板上の成長面に間欠的に供給し、供給継続時間Ton(sec)と供給休止時間Toff(sec)が、論理式:(B−1)and{(B−2)or(B−3)or(B−4)}、ここで(B−1)1×10−6sec≦Toff≦1×10−2sec、1×10−6sec≦Ton≦1×10−2sec(B−2)2×10−3sec<Toff≦1×10−2sec(B−3)0.01%≦Ton/(Ton+Toff)<5%(B−4)1×10−6sec≦Toff<5×10−5sec、1×10−6sec≦Ton<5×10−5secを満たす。 (もっと読む)


1 - 20 / 47