説明

Fターム[5F110AA03]の内容

薄膜トランジスタ (412,022) | 目的 (20,107) | 動作の高速化 (3,617) | 電極、配線の低抵抗化 (732)

Fターム[5F110AA03]に分類される特許

81 - 100 / 732


【課題】グラフェン膜と金属電極との接触面積(基板上の占有面積)を抑制しつつ、それらの間の接触抵抗を低減してグラフェン膜と金属電極とが良好に電気的接合された回路装置を提供する。
【解決手段】本発明に係る回路装置は、単層または複数層からなるグラフェン膜を利用した回路装置であって、前記回路は、前記グラフェン膜と該グラフェン膜に直接接合する第1の金属電極と該グラフェン膜に直接接合する第2金属電極とを有し、前記第1の金属電極と接合している領域の前記グラフェン膜の90%以上と前記第2の金属電極と接合している領域の前記グラフェン膜の90%以上とが、高濃度のp型または高濃度のn型にドープされていることを特徴とする。 (もっと読む)


【課題】ドレイン電極(またはソース電極)と画素電極との間の接触抵抗が生じない表示装置を提供する。
【解決手段】ゲート電極と、前記ゲート電極を覆って設けられたゲート絶縁層と、前記ゲート絶縁層上に設けられた半導体層と、前記半導体層上の一部に接して離間して設けられたソース電極及びドレイン電極と、を有し、前記ソース電極及びドレイン電極の一方は画素電極を兼ねる表示装置とする。前記ソース電極及びドレイン電極の他方は信号線を兼ねる電極であり、該信号線を兼ねる電極上には低抵抗な導電層が設けられていることが好ましい。低抵抗な導電層は、電気メッキ法などにより形成することができる。 (もっと読む)


【課題】製造工程が単純化され、パッド部での抵抗均一度が向上して輝度が向上した有機発光ディスプレイ装置及びその製造方法を提供する。
【解決手段】活性層212、ゲート下部電極214とゲート上部電極215とを含むゲート電極21、ソース電極217a及びドレイン電極217bを含む薄膜トランジスタ;薄膜トランジスタと電気的に連結され、ゲート下部電極と同一層に、同一物質で形成された画素電極414、発光層を含む中間層419、対向電極420からなる有機発光素子;ゲート下部電極と同一層に、同一物質で形成される第1パッド電極514;第1パッド電極の少なくとも一部上に形成され、ゲート上部電極と同一層に、同一物質で形成される第2パッド電極515;第2パッド電極の少なくとも一部とコンタクトするように形成され、ソース電極及びドレイン電極と同一層に、同一物質で形成される第3パッド電極517;を含む有機発光ディスプレイ装置。 (もっと読む)


【課題】微細化しても高い性能を実現可能な半導体装置を提供する。
【解決手段】実施の形態の半導体装置は、半導体基板と、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極の両側に形成された第1のゲート側壁と、半導体基板上に形成され、ゲート電極との間に第1のゲート側壁を挟むソース・ドレイン半導体層と、を備える。さらに、ゲート電極の両側に、第1のゲート側壁上およびソース・ドレイン半導体層上に形成され、第1のゲート側壁との境界がゲート電極の側面で終端し、第1のゲート側壁よりもヤング率が小さく、かつ、低誘電率の第2のゲート側壁、を備える。 (もっと読む)


【課題】p型III族窒化物半導体8をドライエッチングして形成した平坦表面に電極を形成してもオーミック接触させることができない。
【解決手段】p型III族窒化物半導体8の電極形成範囲をドライエッチングして溝8dを形成し、その溝8dに金属20を充填して電極を形成する。p型III族窒化物半導体8のドライエッチング面は、エッチングによって生じた欠陥によってn型化しているために、平坦平面にドライエッチングしておいて電極を形成するとオーミック接触しない。溝8dを設けておくと、欠陥が少ない溝8dの側面においてp型III族窒化物半導体8と電極がオーミック接触し、半導体と電極の接触抵抗が低減する。 (もっと読む)


【課題】有機ELディスプレイや液晶ディスプレイなどの表示装置において、エッチストッパー層を設けなくてもウェットエッチング時の加工性に優れた配線構造を提供する。
【解決手段】本発明の配線構造は、基板の上に、基板側から順に、薄膜トランジスタの半導体層と、金属配線膜とを有しており、前記半導体層と前記金属配線膜との間にバリア層を有する配線構造であって、半導体層は酸化物半導体からなり、バリア層は、高融点金属系薄膜とSi薄膜の積層構造を有し、Si薄膜は半導体層と直接接続している。 (もっと読む)


【課題】従来のゲートラスト法の問題点を解決し、さらなる微細化に対応できるゲート構造を実現する。
【解決手段】半導体領域101上から、ダミーゲート構造を除去してリセス107aを形成した後、リセス107aの底部の半導体領域101の表面上に界面層108を形成する。次に、界面層108上及びリセス107aの側壁上に高誘電率絶縁膜109を形成すした後、リセス107a内部の高誘電率絶縁膜109上に、ゲート電極の少なくとも一部となる金属含有膜110を形成する。界面層108上に形成されている部分の高誘電率絶縁膜109の厚さは、リセス107aの側壁上に形成されている部分の高誘電率絶縁膜109の厚さよりも厚い。 (もっと読む)


【課題】ボトムコンタクト構造で、かつセルフアラインのTAOS TFTを、大掛かりな設備投資や成膜装置の設置場所の確保を要することなく量産することができる製造方法、およびこのTAOS TFTを用いた表示装置用電極基板の製造方法を得る。
【解決手段】ゲート電極12、ソース電極14およびドレイン電極15上に形成された第1、第2TAOS層16、17に窒素プラズマを照射するステップと、第1、第2TAOS層16、17を窒素雰囲気中でアニールするステップと、第1、第2TAOS層16、17上に、ゲート電極12をマスクとしたガラス基板11側からの露光により樹脂絶縁膜である島状絶縁膜18を形成するステップと、ガラス基板11の全面に、島状絶縁膜18をマスクとして、島状絶縁膜18側からプラズマを照射するステップとを備える。 (もっと読む)


【課題】キャリア密度の制御された酸窒化物半導体を用いた半導体装置を提供する。
【解決手段】酸化物半導体層中に、制御された窒素を導入することによって、目的とするキャリア密度及びオン特性を有する酸窒化物半導体をチャネルに用いたトランジスタを作製することができる。さらに、該酸窒化物半導体を用いることによって、酸窒化物半導体層と、ソース電極及びドレイン電極との間に、低抵抗層などを設けなくても、良好なコンタクト特性を示すことができる。 (もっと読む)


【課題】ボトムコンタクト構造で、かつセルフアラインのTAOS TFTにおいて、TAOS層のソース領域およびドレイン領域に相当する領域を十分に低抵抗化できる製造方法、およびこのTAOS TFTを用いた表示装置用電極基板の製造方法を得る。
【解決手段】ゲート電極12、ソース電極14およびドレイン電極15上に、ゲート電極12を跨いでソース電極14とドレイン電極15とを繋ぐように第1、第2TAOS層16、17を形成するステップと、第1、第2TAOS層16、17上に、ゲート電極12をマスクとしたガラス基板11側からの露光により島状絶縁膜18を形成するステップと、ガラス基板11の全面に、島状絶縁膜18をマスクとして、島状絶縁膜18側からプラズマを照射するステップと、島状絶縁膜18の周囲に露出した第1、第2TAOS層16、17をアルカリ溶液に浸すステップとを備える。 (もっと読む)


【課題】ボトムコンタクト構造で、かつセルフアラインのTAOS TFT、このTAOS TFTを用いた表示装置用電極基板およびそれらの製造方法を得る。
【解決手段】ガラス基板11上に形成されたゲート電極12と、ゲート電極12上に形成されたゲート絶縁膜13と、ゲート絶縁膜13上に、ゲート電極12と重ならないように形成されたソース電極14およびドレイン電極15と、ゲート電極12、ソース電極14およびドレイン電極15上に、ゲート電極12を跨いでソース電極14とドレイン電極15とを繋ぐように形成された第1、第2TAOS層16、17と、第1、第2TAOS層16、17上に、ゲート電極12をマスクとしたガラス基板11側からの露光により形成された島状絶縁膜18とを備え、第1、第2TAOS層16、17の島状絶縁膜18と重ならない領域の抵抗値は、島状絶縁膜18と重なる領域の抵抗値よりも低くなっている。 (もっと読む)


【課題】高融点メタルバリア層を有していなくても、高温熱処理後の電気特性を良好にする技術を提供することを目的とする。
【解決手段】半導体装置は、透明絶縁性基板1上に形成されたゲート電極2と、ゲート電極2上にゲート絶縁膜6を介して順次に形成されたSi半導体能動膜7と、n型の導電型を有するオーミック低抵抗Si膜8とを含む半導体層51と、半導体層51と直接接合された、少なくともアルミニウム(Al)を含むソース・ドレイン電極9,10とを備える。半導体層51は、平面視においてゲート電極2の外周よりも内側に形成され、Si半導体能動膜7の側面とソース・ドレイン電極9,10との界面近傍である第1領域には、少なくとも窒素(N)が含まれる。 (もっと読む)


【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置、及び該半導体
装置を量産高く作製する方法を提案することを課題とする。
【解決手段】半導体層としてIn、Ga、及びZnを含む酸化物半導体膜を用い、半導体
層とソース電極層及びドレイン電極層との間に金属酸化物層でなるバッファ層が設けられ
た逆スタガ型(ボトムゲート構造)の薄膜トランジスタを含むことを要旨とする。ソース
電極層及びドレイン電極層と半導体層との間に、バッファ層として金属酸化物層を意図的
に設けることによってオーミック性のコンタクトを形成する。 (もっと読む)


【課題】Si半導体層および/または透明導電膜との間のバリアメタル層を省略しても、低抵抗のオーミック特性を有する電気的接触を確保でき、更に十分な耐熱性を有する表示装置用金属配線膜を提供する。
【解決手段】Moを20原子%以上含有しており、且つ、Si、Nd、Ni、Mn、Mg、Fe、及びZnよりなる群から選択される少なくとも一種を5原子%以上含有しているAl合金膜53と、純CuまたはCu合金膜28,29とからなる積層膜であって、前記Al合金膜が、半導体層33と直接接続していると共に、前記CuまたはCu合金膜が透明導電膜55と直接接続している表示装置用金属配線膜。 (もっと読む)


【課題】トランジスタ特性が優れ、しかも大面積化が容易なボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタ、及びその製造方法を提供すること。
【解決手段】第1導電層及び第2導電層からなるソース・ドレイン電極を有するボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタであって、該第1導電層は、塗布法を用いて形成されたものであり、該第1導電層の端部は該第2導電層の端部と比較して電極ブロックの内側に位置している有機薄膜トランジスタ。 (もっと読む)


【課題】本発明は、アクティブマトリクス型の表示装置において、配線の断面積を増大させることなく、相性の悪い2つの膜(ITO膜とアルミニウム膜)からなる配線や電極等を接続し、且つ、大画面化しても低消費電力を実現することを課題とする。
【解決手段】本発明は、配線または電極をアルミニウム合金膜の単層とし、そのアルミニウム合金膜の組成を調節してITOとの良好なオーミック接合を目指すのではなく、3層構造とすることで課題を解決する。本発明は、アルミニウム原子のチャネル形成領域への拡散を防止するために、TiまたはMoからなる第1導電層を設け、その上に電気抵抗値の低いアルミニウム単体(純アルミニウム)からなる第2導電層を設ける。さらに、その第2導電層の上に、ITOと反応しないアルミニウム合金からなる第3導電層を設け、配線又は電極を3層構造としてITOと接合させる。 (もっと読む)


【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置を提案することを課題とする。
【解決手段】基板上に形成されたゲート電極と、ゲート電極上に形成された酸素過剰のSiO膜と、SiO膜上に形成された酸化物半導体膜と、を有する半導体装置。 (もっと読む)


【課題】コンタクトホールの位置合わせが容易で、コンタクト抵抗の低いフィン型の電界効果型トランジスタを有する半導体装置に提供する。
【解決手段】フィン型の電界効果型トランジスタであって、ソース/ドレイン領域503の少なくともその幅が最も大きい部分では半導体領域502の幅よりも大きく、かつソース/ドレイン領域503の最上部側から基体側に向かって連続的に幅が大きくなっている傾斜部510を有し、該傾斜部表面にシリサイド膜504が形成されていることを特徴とする半導体装置とする。 (もっと読む)


【課題】薄膜トランジスタ基板およびこれの製造方法を開示する。
【解決手段】本発明の薄膜トランジスタ基板は、基板上に形成されたゲート電極、前記ゲート電極上に前記ゲート電極と重なるように形成され、多結晶シリコンを含むアクティブ層、前記アクティブ層上に前記ゲート電極を中心に両側に分離して形成された第1オーミックコンタクト層、前記第1オーミックコンタクト層上に形成された第2オーミックコンタクト層および前記第2オーミックコンタクト層上に形成されたソース電極およびドレーン電極を含む。 (もっと読む)


【課題】マスク数が少なく、工程が簡略な半導体装置の作製方法を提供する。
【解決手段】ゲート電極を形成し、ゲート電極を覆ってゲート絶縁膜と、半導体膜と、不純物半導体膜と、導電膜と、をこの順に積層して形成し、導電膜を加工してソース電極及びドレイン電極を形成し、不純物半導体膜を離間させつつ半導体膜の上部を加工してソース領域及びドレイン領域と、ソース領域及びドレイン領域と重畳しない部分の上部が除去された半導体層と、を形成し、ゲート絶縁膜、半導体層、ソース領域及びドレイン領域、ソース電極及びドレイン電極上にパッシベーション膜を形成し、パッシベーション膜上にエッチングマスクを形成し、エッチングマスクにより、ソース電極またはドレイン電極に達する開口部を形成しつつ、少なくともパッシベーション膜と半導体層を島状に加工し、エッチングマスクを除去し、ゲート絶縁膜及びパッシベーション膜上に画素電極を形成する。 (もっと読む)


81 - 100 / 732