【課題】半導体装置の特性の向上を図る。
【解決手段】本発明の半導体装置は、（ａ）素子分離領域ＳＴＩにより囲まれた半導体領域３よりなる活性領域Ａｃに配置されたＭＩＳＦＥＴと、（ｂ）活性領域Ａｃの下部に配置された絶縁層ＢＯＸとを有する。さらに、（ｃ）活性領域Ａｃの下部において、絶縁層ＢＯＸを介して配置されたｐ型の半導体領域１Ｗと、（ｄ）ｐ型の半導体領域１Ｗの下部に配置されたｐ型と逆導電型であるｎ型の第２半導体領域２Ｗと、を有する。そして、ｐ型の半導体領域１Ｗは、絶縁層ＢＯＸの下部から延在する接続領域ＣＡを有し、ｐ型の半導体領域１Ｗと、ＭＩＳＦＥＴのゲート電極Ｇとは、ゲート電極Ｇの上部から接続領域ＣＡの上部まで延在する一体の導電性膜であるシェアードプラグＳＰ１により接続されている。 （もっと読む）

【課題】量産性の高い新たな半導体材料を用いた大電力向けの半導体装置の作製方法を提供する。
【解決手段】ＧＲＴＡ装置を用いて、第１の酸化物半導体膜に熱を加え、熱が加えられた第１の酸化物半導体膜に、酸素を添加して第２の酸化物半導体膜とし、ＧＲＴＡ装置を用いて、酸素が添加された第２の酸化物半導体膜に熱を加える。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置であって、当該ＧＲＴＡ装置を用いると短時間での高温加熱処理が可能となる。 （もっと読む）

【課題】エアギャップを備えるグラフェントランジスタ、それを備えるハイブリッドトランジスタ及びその製造方法を提供する。
【解決手段】基板上のゲート電極と、ゲート電極上のゲート絶縁層と、ゲート絶縁層上のグラフェンチャネルと、グラフェンチャネル上で互いに離隔しているソース電極及びドレイン電極と、ソース電極及びドレイン電極の上面を覆い、グラフェンチャネル上でソース電極とドレイン電極との間にエアギャップを形成するカバーと、を備えるグラフェントランジスタ。前記ソース電極と前記ドレイン電極との間の前記グラフェンチャネルの長さが、１０ｎｍ〜１００ｎｍである。 （もっと読む）

【課題】トレンチ分離構造の上面の周縁部にディボットが形成されても、このディボットに起因するゲート絶縁膜の破壊を防止することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１は、トレンチ分離構造２０Ｂと、トレンチ分離構造２０Ｂで区画される活性領域上に形成されたゲート絶縁膜３０と、ゲート絶縁膜３０の上面からトレンチ分離構造２０Ｂの上面まで延在するゲート電極層３１と、ゲート電極層３１の両側に形成された第１及び第２の不純物拡散領域１３Ｄ，１３Ｓとを備える。ゲート電極層３１は、ゲート絶縁膜３０と第１の不純物拡散領域１３Ｄとの間の領域に貫通孔３１ｈを有し、貫通孔３１ｈは、トレンチ分離構造２０Ｂの上面の周縁部の直上に形成されている。 （もっと読む）

【課題】酸化物半導体を用いた整流特性の良い非線形素子（例えば、ダイオード）を提供
する。
【解決手段】水素濃度が５×１０^１９／ｃｍ^３以下である酸化物半導体を有するトランジ
スタにおいて、酸化物半導体に接するソース電極の仕事関数φｍｓと、酸化物半導体に接
するドレイン電極の仕事関数φｍｄと、酸化物半導体の電子親和力χが、χはφｍｓ以上
かつφｍｄ未満の関係になるように構成し、酸化物半導体とソース電極の接触面積よりも
酸化物半導体とドレイン電極の接触面積を大きくし、トランジスタのゲート電極とドレイ
ン電極を電気的に接続することで、整流特性の良い非線形素子を実現することができる。 （もっと読む）

【課題】低消費電力化できる液晶表示装置を提供することを課題の一とする。
【解決手段】表示部に複数の画素を有し、複数のフレーム期間で表示を行う液晶表示装置であって、フレーム期間は、書き込み期間及び保持期間を有し、書き込み期間において、複数の画素のそれぞれに、画像信号を入力した後、保持期間において、複数の画素が有するトランジスタをオフ状態にして、少なくとも３０秒間、画像信号を保持させる。画素は、酸化物半導体層でなる半導体層を具備し、酸化物半導体層は、キャリア濃度が１×１０^１４／ｃｍ^３未満である。 （もっと読む）

【課題】トランジスタのリーク電流を低減し、論理回路の誤動作を抑制する。
【解決手段】チャネル形成層としての機能を有する酸化物半導体層を含み、チャネル幅１
μｍあたりのオフ電流が１×１０^−１３Ａ以下であるトランジスタを有し、入力信号とし
て、第１の信号、第２の信号、及びクロック信号である第３の信号が入力され、入力され
た第１の信号乃至第３の信号に応じて電圧状態が設定された第４の信号及び第５の信号を
出力信号として出力する構成とする。 （もっと読む）

【課題】酸化物半導体を用いたパワー絶縁ゲート型電界効果トランジスタ（パワーＭＩＳＦＥＴ）を提供する。
【解決手段】半導体層１０３を挟んでゲート電極１０５とドレイン電極１０２を形成し、ゲート電極１０５の側面に半導体層１０９を形成し、ゲート電極１０５の頂上部と重なる部分で、半導体層１０９とソース電極１１２が接する構造を有する。このようなパワーＭＩＳＦＥＴのドレイン電極とソース電極の間に５００Ｖ以上の電源と負荷を直列に接続し、ゲート電極１０５に制御用の信号を入力して使用する。 （もっと読む）

【課題】通電領域表面の周辺の強電界の影響がナノワイヤに及び難くして、ホットキャリアの生成やオフリーク電流を低減する。半導体装置を高性能化する。
【解決手段】基板の表面よりも深い位置に配置され互いに対向する２つの側壁を有する導電膜と、導電膜の２つの側壁の側方に形成され互いに同じ導電型の半導体領域である第１及び第２の通電領域と、導電膜を貫通して２つの半導体領域どうしを接続し第１及び第２の通電領域の導電型とは逆導電型の半導体領域であるナノワイヤと、導電膜と前記ナノワイヤとの境界部に形成された絶縁膜と、を有することを特徴とする半導体装置。 （もっと読む）

【課題】素子特性の低下を抑制することが可能な半導体装置を提供する。
【解決手段】シリコン基板１１と、シリコン基板１１の表面に形成された炭化シリコン膜１２と、炭化シリコン膜１２の表面に形成された、開口部１３ｈを有するマスク材１３と、開口部１３ｈにおいて露出した炭化シリコン膜１２を基点としてエピタキシャル成長された、炭化シリコン膜１２及びマスク材１３を覆う単結晶炭化シリコン膜１４と、単結晶炭化シリコン膜１４の表面に形成された半導体素子２０と、を含み、マスク材１３の上には、単結晶炭化シリコン膜１４が会合して形成された会合部１２Ｓｂが存在しており、半導体素子２０はボディコンタクト領域２１を有しており、ボディコンタクト領域２１は、シリコン基板１１の表面と直交する方向から見て会合部１２Ｓｂと重なる位置に配置されている。 （もっと読む）

【課題】
形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な素子を用いた集積装置を提供すること。
【解決手段】
回路素子が長手方向に連続的又は間欠的に形成されている素子、回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている素子を複数複数束ね、撚り合せ、織り込み又は編み込み、接合し、組み合わせて成形加工し又は不織状に成形したことを特徴とする。 （もっと読む）

【課題】配線等のパターンを、材料の利用効率を向上させ、かつ、作製工程を簡略化して得られた表示装置である。また配線等のパターンを所望の形状で制御性よく形成された導電膜を有する表示装置である。
【解決手段】トランジスタ上の第１の導電膜と、第２の導電膜とは、複数の屈曲点を有するコの字状に設けられる。本形状であっても、第１の導電膜と、第２の導電膜とはパターンを所望の形状で制御性よく形成される。なお、第１の導電膜と第２の導電膜は、共通電極層と、画素電極層となることができる。 （もっと読む）

【課題】改良されたプレーナデバイスを提供する。
【解決手段】電子デバイスは、移動電荷キャリアを支持する基板と、該基板面上に形成されてその両側に第１および第２の基板領域を定義し、該第１および第２の基板領域は該絶縁体によって定義される細長いチャネルによって接続され、該チャネルは該第１の領域から該第２の領域への基板内の電荷キャリア流路を提供し、該第１および該第２の基板領域間の伝導度は、この２つの領域間の電位差に依存する。該基板は有機材料とすることができる。移動電荷キャリアは、０．０１ｃｍ^２／Ｖｓ〜１００ｃｍ^２／Ｖｓの範囲の移動度を有することができ、該電子デバイスはＲＦデバイスであってもよい。 （もっと読む）

【課題】消費電力の増加を招くことなくオフの状態を実現することのできる半導体装置を
提供する。
【解決手段】ゲートに電圧が印加されていない状態でオン状態であるパワー素子と、パワ
ー素子のゲートに第１の電圧を印加するためのスイッチング用の電界効果トランジスタと
、パワー素子のゲートに第１の電圧より低い電圧を印加するためのスイッチング用の電界
効果トランジスタと、を有し、上記スイッチング用の電界効果トランジスタはオフ電流が
小さい半導体装置である。 （もっと読む）

【課題】本発明は、アクティブマトリクス基板にマトリクス状に配列された各々の有機半導体トランジスタの形成面積が小さく、かつ表示装置に用いた場合に均一で視認性に優れた画像表示を行うことを可能とするアクティブマトリクス基板を提供することを主目的とする。
【解決手段】樹脂製基材と、上記樹脂製基材上に形成され、ゲート電極、ソース電極、ドレイン電極、および有機半導体材料を含む有機半導体層を備える有機半導体トランジスタとを有し、上記有機半導体トランジスタがマトリクス状に複数配列されているアクティブマトリクス基板であって、隣接する２つの上記有機半導体トランジスタが、１つの上記有機半導体層のみを共有していることを特徴とするアクティブマトリクス基板を提供することにより上記課題を解決する。 （もっと読む）

【課題】１個の柱を用いてインバータを構成することにより、高集積なＣＭＯＳインバータ回路からなる半導体装置を提供する。
【解決手段】第１のシリコンと、該第１のシリコンとは極性が異なる第２のシリコンと、前記第１のシリコンと前記第２のシリコンとの間に配置され、基板に対して垂直方向に延びている第１の絶縁物とからなる１本の柱と、前記第１のシリコンの上下のそれぞれに配置され、前記第１のシリコンとは極性が異なる第１の高濃度不純物を含むシリコン層と、前記第２のシリコンの上下のそれぞれに配置され、前記第２のシリコンとは極性が異なる第２の高濃度不純物を含むシリコン層と、前記第１のシリコンと前記第２のシリコンと前記第１の絶縁物とを取り囲む第２の絶縁物と、前記第２の絶縁物を取り囲む導電体とを含む半導体装置により、上記課題を解決する。 （もっと読む）

【課題】グラフェンの特性を生かしつつ、高耐圧デバイスや紫外発光・受光デバイスを実現する。
【解決手段】半導体デバイスを、２次元構造のグラフェン電極２、３と、グラフェン電極のグラフェン端に結合した２次元構造のボロンナイトライド半導体層５とを備えるものとする。 （もっと読む）

【課題】広いレンジのゲート長には適用可能な、絶縁ゲート電界効果トランジスタのシミュレーション方法、シミュレーション装置および当該シミュレーション方法によって設計された集積回路を提供する。
【解決手段】ボディコンタクト１４２を有するＳＯＩ絶縁ゲート電界効果トランジスタ10のソース電流またはドレイン電流を、ゲート−ボディオーバラップ領域１６０の電流を余剰のゲート幅に流れる電流として考慮に入れて求める際に、余剰のゲート幅のゲート長依存性を考慮にいれてソース電流またはドレイン電流をシミュレーションする。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタを有する表示装置において、寄生容量を軽減する。表示装置において、解像度の向上や、高精細化といった高性能化及び高品質化を達成する。
【解決手段】ボトムゲート型のトランジスタにおいて、酸化物半導体膜と重畳して設けられるゲート電極が第１のゲート電極と第２のゲート電極とに間隔を有して分割して設けられる。第１のゲート電極はソース電極又はドレイン電極の一方と重畳して設けられ、第２のゲート電極はソース電極又はドレイン電極の他方と重畳して設けられる。 （もっと読む）

【課題】可能な限り占有面積が削減され、データ保持期間の極めて長いメモリ装置を提供する。
【解決手段】メモリ装置内のメモリ素子のセルトランジスタとして、リーク電流の極めて小さいトランジスタを用いる。さらにメモリセルの占有面積を縮小するために、ビット線とワード線とが交差する領域に、当該トランジスタのソース及びドレインが縦方向に積層されるように形成すればよい。さらにキャパシタは、当該トランジスタの上方に積層すればよい。 （もっと読む）