【課題】配線密度を高くしすぎることなく断線を修復することが可能であり、フレキシブル性を持たせる場合に短絡や断線などを抑えることが可能な薄膜トランジスタアレイおよびその製造方法、並びに表示装置を提供する。
【解決手段】第１導電層と、前記第１導電層の少なくとも一部に対向して、前記第１導電層に合わせた平面形状の開口を有する絶縁膜と、前記開口を塞ぐと共に前記開口内で前記第１導電層に接するパッチ部を含む第２導電層とを備えた薄膜トランジスタアレイ。 （もっと読む）

【課題】配線層の膜応力を低減し、製造歩留まりを向上することが可能な半導体装置およびその製造方法並びに表示装置および電子機器を提供する。
【解決手段】本技術の半導体装置は、一方向に延在する複数の第１配線層と、第１配線層の間に設けられた第１配線層よりも膜厚が薄いゲート電極と、第１配線層およびゲート電極上に形成された絶縁膜と、絶縁膜上の前記ゲート電極に対応する位置にチャネル領域を有する半導体層と、半導体層上に設けられた層間膜と、層間膜上に形成されると共に、層間膜に設けられた貫通孔を介して半導体層と接続された第２配線層とを備えている。 （もっと読む）

【課題】微細な構造であり、高い電気特性を有する半導体装置を歩留まりよく提供する。
【解決手段】酸化物半導体膜と、酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、ゲート電極上の導電膜と、酸化物半導体膜及びゲート絶縁膜の側面に接するソース電極及びドレイン電極と、を有し、ソース電極及びドレイン電極の上面の高さは、ゲート電極の上面の高さより低く、導電膜、ソース電極及びドレイン電極は、同一の金属元素を有する半導体装置である。また、ゲート電極の側面を覆う側壁絶縁膜を形成してもよい。 （もっと読む）

【課題】絶縁表面に形成される酸化物半導体膜は、下地界面近傍に非晶質領域が残存してしまい、これがトランジスタなどの特性に影響を与える要因の一つと考えられている。
【解決手段】酸化物半導体膜に接する下地面又は酸化物半導体膜に接する膜を形成する材料の融点を、酸化物半導体を構成する材料の融点よりも高くする。これにより、酸化物半導体膜に接する下地面又は酸化物半導体膜に接する膜との界面近傍まで結晶領域が存在することを可能とする。当該材料として絶縁性の金属酸化物を用いる。金属酸化物として、酸化物半導体膜を構成する材料と同族の材料である酸化アルミニウム、酸化ガリウムなどを用いる。 （もっと読む）

【課題】電気特性が良好で信頼性の高いトランジスタ及び当該トランジスタを用いた表示
装置を提供する。
【解決手段】チャネル領域に酸化物半導体を用いたボトムゲート型のトランジスタであっ
て、加熱処理により脱水化または脱水素化された酸化物半導体層を活性層に用い、該活性
層は、微結晶化した表層部の第１の領域と、その他の部分の第２の領域で形成されている
。この様な構成をした酸化物半導体層を用いることにより、表層部からの水分の再侵入や
酸素の脱離によるｎ型化や寄生チャネル発生の抑制、及びソース電極及びドレイン電極と
の接触抵抗を下げることができる。 （もっと読む）

【課題】酸化物半導体を用いた薄膜トランジスタを具備する画素において、開口率の向上を図ることのできる液晶表示装置を提供することを課題の一とする。
【解決手段】画素は、トランジスタと、走査線として機能することができる第１の配線と、信号線として機能することができる第２の配線と、画素電極とを有し、画素は、当該第１の配線と同時に形成された容量線を有さない液晶表示装置である。 （もっと読む）

【課題】酸化物半導体膜の被形成面近傍に含まれる不純物を低減する。また、酸化物半導体膜の被形成面近傍の結晶性を向上させる。また、該酸化物半導体膜を用いることにより、安定した電気特性を有する半導体装置を提供する。
【解決手段】シリコンを含む下地絶縁膜と、下地絶縁膜上に形成された酸化物半導体膜と、酸化物半導体膜上に形成されたゲート絶縁膜と、ゲート絶縁膜と接し、少なくとも酸化物半導体膜と重畳する領域に設けられたゲート電極と、酸化物半導体膜に電気的に接続されたソース電極、及びドレイン電極と、を有し、酸化物半導体膜は、下地絶縁膜との界面から酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度で分布する領域を有し、少なくとも領域内に、結晶部を含む半導体装置である。 （もっと読む）

【課題】信頼性の高い半導体装置、及び該半導体装置の作製方法を提供する。
【解決手段】酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられたボトムゲート構造のトランジスタを有する半導体装置において、酸化物半導体膜上に接して設けられる絶縁層、及び／または、ソース電極層及びドレイン電極層の形成後に不純物除去処理を行うことで、エッチングガスに含まれる元素が、酸化物半導体膜表面に不純物として残存することを防止する。酸化物半導体膜の表面における不純物濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置において、オン電流の低下を抑制する。
【解決手段】半導体装置を、シリコンを含む絶縁膜と、絶縁膜上の酸化物半導体膜と、酸化物半導体膜上のシリコンを含むゲート絶縁膜と、ゲート絶縁膜上の少なくとも酸化物半導体膜と重畳するゲート電極と、酸化物半導体膜と電気的に接続するソース電極およびドレイン電極を有する構造とし、少なくともゲート電極と重畳する酸化物半導体膜は、絶縁膜との界面から酸化物半導体膜に向けてシリコンの濃度が１．１原子％より低い領域を有し、当該領域以外の酸化物半導体膜のシリコン濃度は、当該領域より小さくなる構造とする。 （もっと読む）

【課題】作製工程が簡略化され、容量素子の面積が縮小化された昇圧回路を有する半導体
装置を提供することを課題とする。
【解決手段】直列に接続され、第１の入力端子部から出力端子部へ整流作用を示す複数の
整流素子と、第２の入力端子部に接続され、互いに反転する信号が入力される第１の配線
及び第２の配線と、それぞれ第１の電極、絶縁膜及び第２の電極を有し、昇圧された電位
を保持する複数の容量素子とから構成される昇圧回路を有し、複数の容量素子は、第１の
電極及び第２の電極が導電膜で設けられた容量素子と、少なくとも第２の電極が半導体膜
で設けられた容量素子とを有し、複数の容量素子において少なくとも１段目の容量素子を
第１の電極及び第２の電極が導電膜で設けられた容量素子とする。 （もっと読む）

【課題】ゲート絶縁膜の膜減り及びダメージを抑え、微細なトランジスタを歩留まり良く作製する。
【解決手段】絶縁表面上の半導体膜と、半導体膜上のゲート絶縁膜と、ゲート絶縁膜上の、第１の金属膜および第１の金属膜上の第２の金属膜を有するゲート電極と、ゲート絶縁膜上に形成され、かつ第１の金属膜の側面と接し、第１の金属膜と同一の金属元素を有する金属酸化物膜と、を有し、第２の金属膜より第１の金属膜のほうが、イオン化傾向が大きい半導体装置である。 （もっと読む）

【課題】トランジスタ、ダイオード等の半導体用途に好適な材料を提供する。
【解決手段】Ｉｎと、Ｍ１と、Ｍ２と、Ｚｎと、を含む酸化物材料であり、Ｍ１＝１３族元素、代表的にはＧａであり、Ｍ２の元素は、Ｍ１の元素よりも含有量が少ない材料を提供する。Ｍ２としてはＴｉ、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｎなどが挙げられる。Ｍ２を含ませることで、酸化物半導体材料における酸素欠損の発生を抑制することができる。酸素欠損がほとんど存在しないトランジスタを実現できれば、半導体装置の信頼性を向上させることができる。 （もっと読む）

【課題】信頼性の高い半導体装置、及び該半導体装置の作製方法を提供する。半導体装置を歩留まりよく作製し、高生産化を達成する。
【解決手段】ゲート電極層、ゲート絶縁膜、酸化物半導体膜が順に積層され、酸化物半導体膜に接するソース電極層及びドレイン電極層が設けられたトランジスタを有する半導体装置において、エッチング工程により、ソース電極層及びドレイン電極層を形成後、酸化物半導体膜表面及び該近傍に存在するエッチング工程起因の不純物を除去する工程を行う。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタを有する信頼性の高い半導体装置を提供する。
【解決手段】ガラス基板上に設けられたボトムゲート構造のスタガ型トランジスタを有する半導体装置において、ゲート電極層上に組成を異なる第１のゲート絶縁膜及び第２のゲート絶縁膜が順に積層されたゲート絶縁膜を設ける。又は、ボトムゲート構造のスタガ型トランジスタにおいて、ガラス基板とゲート電極層との間に保護絶縁膜を設ける。第１のゲート絶縁膜と第２のゲート絶縁膜との界面、又はゲート電極層とゲート絶縁膜との界面における、ガラス基板中に含まれる金属元素の濃度を、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下（好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下）とする。 （もっと読む）

【課題】結晶異方性を有する領域と結晶異方性を有さない領域とを含む結晶化半導体膜を用いて薄膜トランジスタの集積化を容易に行なうことができる半導体素子基板の製造方法および半導体素子基板を提供する。
【解決手段】絶縁基板上に成膜した非晶質半導体膜５６の下方に加熱促進層３０を形成した領域と、加熱促進層３０を形成しない領域とを設け、非晶質半導体膜５６にレーザビーム１８を照射する。このとき、加熱促進層３０によってレーザビーム１８が反射または吸収されることにより、非晶質半導体膜５６は裏面側からも結晶化が促進される。これにより、加熱促進層３０が形成された領域には結晶の配向が揃った第１の結晶性半導体膜５４が形成され、形成されない領域には結晶の配向がランダムな第２の結晶性半導体膜５５が形成される。 （もっと読む）