説明

Fターム[5F110GG41]の内容

薄膜トランジスタ (412,022) | チャネル半導体層 (67,982) | 製法 (16,298)

Fターム[5F110GG41]の下位に属するFターム

堆積 (11,413)
不純物の導入方法 (1,524)
前処理 (1,493)
後処理 (1,790)

Fターム[5F110GG41]に分類される特許

1 - 20 / 78


【課題】1本の棒状素子が破壊しても、他の棒状素子が正常に動作し、正常動作を続けるトランジスタ装置を提供する。
【解決手段】トランジスタ装置は、基板5と、この基板5上に配置された2本の棒状素子1とを有する。このため、一方の棒状素子1が破壊しても、他方の棒状素子1が正常に動作し、トランジスタ装置は、正常動作を続ける。 (もっと読む)


【解決手段】化学センサは、第1のトランジスタと第2のトランジスタとを備える電子機器である。第1のトランジスタは、第1の半導体とカーボンナノチューブとから作られる半導体を備えている。第2のトランジスタは、第2の半導体から作られる半導体層を備えており、カーボンナノチューブは含んでいない。この2種類のトランジスタは、化学化合物への応答という点で異なっており、その応答の差を利用し、特定の化学化合物の属性を決定することができる。
【効果】この化学センサは、爆発性化合物、例えば、トリニトロトルエン(TNT)の使い捨て可能なセンサとして有用であろう。この電子機器を分析器とともに使用し、分析器は、電子機器によって作られた情報を処理する。 (もっと読む)


【課題】転写歩留まりを向上することが可能な電子デバイスの製造方法を提供することを目的とする。
【解決手段】薄膜トランジスタ(TFT)19の製造方法において、スタンプ5の半導体膜8および絶縁膜9が形成される側の面とは反対側の面5aにガスバリア層7が形成されている。そのため、ガスバリア層7側からスタンプ5を空気で加圧する際に、スタンプ5の半導体膜8および絶縁膜9が形成される側の面とは反対側の面5aから、半導体膜8および絶縁膜9が形成される面に、加圧した空気が抜けにくくなる。これにより、スタンプ5を基板1に押し付けることを持続することができるので、スタンプ5に形成された半導体膜8および絶縁膜9と基板1との密着性を増すことができる。したがって、基板1に転写されない半導体膜8および絶縁膜9が減少し、薄膜転写の歩留まりを向上させることができる。 (もっと読む)


【課題】
形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な素子を用いた集積装置を提供すること。
【解決手段】
回路素子が長手方向に連続的又は間欠的に形成されている素子、回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている素子を複数複数束ね、撚り合せ、織り込み又は編み込み、接合し、組み合わせて成形加工し又は不織状に成形したことを特徴とする。 (もっと読む)


【課題】配線間の寄生容量を十分に低減できる構成を備えた半導体装置を提供することを
課題の一とする。
【解決手段】金属薄膜の一部または全部を酸化させた第1の層と酸化物半導体層の積層を
用いるボトムゲート構造の薄膜トランジスタにおいて、ゲート電極層と重なる酸化物半導
体層の一部上に接するチャネル保護層となる酸化物絶縁層を形成し、その絶縁層の形成時
に酸化物半導体層の積層の周縁部(側面を含む)を覆う酸化物絶縁層を形成する。 (もっと読む)


【課題】グラフェンを活性領域に使った電子装置において、グラフェンにバンドギャップをもたせ、オンオフを可能とする。
【解決手段】電子装置は、基板と、前記基板上にゲート絶縁膜を介して形成されたグラフェンシートと、前記グラフェンシートの一端に形成されたソース電極と、前記グラフェンシートの他端に形成されたドレイン電極と、前記グラフェンシートに前記ソース領域とドレイン領域との間でゲート電圧を印加するゲート電極と、前記グラフェンシートに前記ソース電極とドレイン電極の間において、前記ソース電極からドレイン電極へのキャリアの流れを横切って形成された、複数の開口部よりなる開口部列と、を備え、前記各々の開口部は少なくとも一つのジグザグ端により画成されており、前記少なくとも一つのジグザグ端は、前記ソース電極とドレイン電極を結んだ方向に対し、いずれも30°の角度をなす。 (もっと読む)


【課題】複層のゲート絶縁層を備えたグラフェン電子素子を提供する。
【解決手段】グラフェンチャネル層とゲート電極との間に、有機物絶縁層と無機物絶縁層とからなる複層のゲート絶縁層を備えるグラフェン電子素子である。有機物絶縁層は、グラフェンチャネル層に不純物が吸着することを抑制して、グラフェンチャネル層の本来の特性を維持する。前記有機物絶縁層は、前記無機物絶縁層と前記グラフェンチャネル層との間に配置される。前記有機物絶縁層は、フッ素系高分子を含む。 (もっと読む)


【課題】電流量の減少や断線などの問題を抑制した状態で、電界効果トランジスタをより微細化できるようにする。
【解決手段】基板101の上に形成されたグラフェンからなるフィン状のチャンネル領域102と、ゲート電極104およびゲート電極104を挟んでチャンネル領域102に接続されたソース電極105およびドレイン電極106とを備える。例えば、チャンネル領域102は、グラフェンが1層から4層程度積層されたものである。図1に示す例では、ゲート電極104は、チャンネル領域102にゲート絶縁層103を介して形成されている。 (もっと読む)


【課題】 ゲート電極の微細化が可能な電界効果型トランジスタを提供する。
【解決手段】 本開示に係る電界効果型トランジスタは、基板10と、基板10上に形成され、フィン領域13と該フィン領域13の両端にそれぞれ形成されるソース領域14とドレイン領域15とを有する半導体層と、フィン領域13の少なくとも2面の一部と接する凸部171を有するゲート電極17と、を備える。 (もっと読む)


【課題】素子性能の低下が抑制される電子素子を提供する。
【解決手段】基板12と、前記基板上の動作領域に配置された第1導電層14Gと、前記第1導電層上に該第1導電層と接して配置された絶縁層16と、前記基板上の非動作領域で前記絶縁層下に該絶縁層と接して配置され、前記絶縁層の亀裂30の発生を誘導する亀裂誘導部であって、前記第1導電層上の前記絶縁層よりも該亀裂誘導部上の前記絶縁層に亀裂を優先的に発生させる亀裂誘導部22と、を有する電子素子10。 (もっと読む)


【課題】相分離誘電体構造を備える電子デバイスの製造方法を提供する。
【解決手段】本製造方法は、半導体層を堆積し、低誘電率材料、高誘電率材料及び液体を含む誘電体組成物を低誘電率材料及び高誘電率材料を相分離させずに液相堆積し、低誘電率材料および高誘電率材料の相分離を生成することを含む。低誘電率材料は半導体層に最も近い誘電体構造の領域内の高誘電率材料の濃度に比べて高濃度であり、半導体層の堆積は、誘電体組成物を液相堆積する前、または相分離を生成した後になされる。 (もっと読む)


【課題】酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置
を提供することを課題の一とする。また、同一基板上に複数種類の薄膜トランジスタの構
造を作製して複数種類の回路を構成し、増加する工程数が少ない半導体装置の作製方法を
提供することを課題の一とする。
【解決手段】絶縁表面上に金属薄膜を成膜した後、酸化物半導体層を積層し、その後、加
熱処理などの酸化処理を行うことで金属薄膜の一部または全部を酸化させる。また、論理
回路などの高速動作を優先する回路と、マトリクス回路とで異なる構造の薄膜トランジス
タを配置する。 (もっと読む)


【課題】グラフェンから成るチャネルの損傷が少なく、チャネルの抵抗を十分に変調でき、しかもリーク電流の少ないグラフェントランジスタおよびこのようなグラフェントランジスタを簡便な手法により製造する方法を提供する。
【解決手段】グラフェン膜から成るチャネル120の上に、スピンコートにより形成された高分子膜130と、高分子膜130の上に形成された酸化物膜140とから成る絶縁膜が設けられている。このように、スピンコートにより高分子膜130を形成しているので、酸化物膜140を形成する際にチャネル120の上に形成された高分子膜130がチャネル120を保護し、チャネル120が損傷してしまうことを抑制できる。また、高分子膜130および酸化物膜140の厚さを調整することによって絶縁膜の静電容量および厚さを調整することができ、チャネル120の抵抗を十分に変調でき、しかもリーク電流が少ないグラフェントランジスタ100を得ることができる。 (もっと読む)


【課題】高い移動度、大きな電流オン/オフ比を有し、保存安定性に優れた有機トランジスタを提供する。
【解決手段】有機半導体層を有する有機トランジスタにおいて、該有機半導体層に一般式(1)で表される化合物を少なくとも1種含有してなる有機トランジスタ。


〔X〜Xは、水素原子、ハロゲン原子、アルキル基、アルコキシ基、アルコキシアルキル基、アルコキシアルコキシ基、アリール基を表し、RおよびR00は、水素原子、ハロゲン原子、アルキル基、アルコキシ基、アルコキシアルキル基、アルコキシアルコキシ基を表し、A、B、CおよびDは、フェニレン基、チエニレン基、チエノチエニレン基、ナフチレン基、アントリレン基を表し、a、b、cおよびdはそれぞれ独立に0、1または2を表す〕 (もっと読む)


【課題】スパッタ法により、酸化物半導体膜上に薄膜を成膜する際に、酸化物半導体膜のプラズマダメージを膜面内均一性良く抑制して成膜する。
【解決手段】基板B上に成膜された、Inと、Ga,Zn,Mg,Al,Sn,Sb,CdおよびGeからなる群より選ばれる少なくとも1種の元素とを含む酸化物半導体膜1上に、基板BとターゲットTとを対向させて、プラズマを用いるスパッタ法によりターゲットTの構成元素を含む薄膜2を形成する成膜方法において、薄膜2の成膜時のプラズマ中のプラズマ電位Vs(V)と、基板Bの基板電位Vsub(V)との電位差を0V超20V以下とする。 (もっと読む)


本発明は、液体キャリアからの、基板上への細長いナノ粒子の堆積のためのプロセス、およびこのプロセスによって調製された電子デバイスに関する。 (もっと読む)


【課題】本発明は、従来には得られなかった大きなゲート容量を持つグラフェントランジスタとその製造方法を提供するものである。
【解決手段】上記課題を解決するために、グラフェントランジスタは、グラフェンと低抵抗基板との間に絶縁膜を配したグラフェントランジスタであって、前記絶縁膜全体が均質な組成で構成され、その比誘電率が4以上であること、前記絶縁膜の基幹元素と前記基板の基幹元素が異なること、また前記絶縁膜は光学顕微鏡でグラフェンを観察できる可視光領域での干渉コントラストを有する厚さにしてあることを特徴とする手段を採用した。 (もっと読む)


【課題】 同じ特性のn−MOSトランジスタとp−MOSトランジスタとを有し、n−MOSトランジスタに最適な応力による歪特性をもたらすSiGe膜と、p−MOSトランジスタに最適な応力による歪特性をもたらすSiC膜とを同一シリコン基材上に備えた、小さいサイズのトランジスタに対しても、最適な特性を持つCMOSデバイス用のシリコンウェハの製造方法の提供。
【解決手段】 CMOSデバイス用シリコンウェハの製造方法において、同一シリコン基材の表面に、選択エピタキシャル法又はイオン注入法を用い、SiGe膜及びSiC膜を分離して形成し、CMOSデバイスを構成するために必要なn−MOSデバイス、及びp−MOSデバイスを同一シリコン基材上に島状に分離して製造する。 (もっと読む)


【課題】大面積の検出器を安価に製造することができる光または放射線検出器の製造方法を提供する。
【解決手段】本発明の検出器の製造方法によれば、絶縁基板に直接ではなく、第1凸版11の表面に成膜してからこれを絶縁基板に転写することで検出器が生成される。これにより、絶縁基板1に対する工程は全て大気中で行うことが可能である。そうすれば、大型の成膜装置が必要でなくなり、絶縁基板を自由に大型化することができるうえ、検出器の製造コストを抑制することができるのである。 (もっと読む)


【課題】炭化シリコンを含む半導体基板の新たな作製方法を提供することを目的の一とする。
【解決手段】シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、シリコン基板にイオンを添加することにより、シリコン基板中に脆化領域を形成し、シリコン基板とベース基板とを絶縁層を介して貼り合わせ、シリコン基板を加熱して、脆化領域においてシリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層とシリコン層の積層構造を形成し、シリコン層を除去して炭化シリコン層の表面を露出させることにより半導体基板を作製する。 (もっと読む)


1 - 20 / 78