説明

Fターム[5F110GG53]の内容

薄膜トランジスタ (412,022) | チャネル半導体層 (67,982) | 製法 (16,298) | 不純物の導入方法 (1,524) | 拡散 (206)

Fターム[5F110GG53]の下位に属するFターム

Fターム[5F110GG53]に分類される特許

1 - 20 / 31


【課題】既存のCMOS製造工程に対して工程の追加や変更を行うことなく、素子に要求される耐圧に応じて横型半導体装置が有するLocos酸化膜を最適に制御することができる、横型半導体装置の製造方法を提供する。
【解決手段】半導体基板(100、101)上のLocos形成領域に、遮蔽部及び開口部が所定の幅及び間隔で設けられたパターン(113a、113b)を有するマスク(113)を形成する(工程3a、3b)。マスク(113)を用いた熱酸化処理を施してLocos形成領域を酸化させ、半導体基板(100、101)のドリフト領域上に厚さが異なる(115a、155b)Locos酸化膜(105a、105b)を同時に形成する(工程4a、4b)。 (もっと読む)


【課題】信頼性の高い半導体装置を歩留まり良く製造する技術を提供する。
【解決手段】基板上に設けられ、一対の不純物領域の間に設けられたチャネル形成領域を
含む島状の半導体層と、半導体層の側面に接して設けられた第1絶縁層と、チャネル形成
領域上に設けられ、半導体層を横断するように設けられたゲート電極と、チャネル形成領
域及びゲート電極の間に設けられた第2絶縁層と、半導体層及び前記ゲート電極上に形成
された第3絶縁層と、第3絶縁層を介して、不純物領域と電気的に接続される導電層と、
を有する。不純物領域はチャネル形成領域と比較して膜厚が大きい領域を有し、且つ該膜
厚が大きい領域で導電層が接続されている。第2絶縁層は、少なくともゲート電極が重畳
する領域の半導体層の側面に設けられた第1絶縁層を覆う。 (もっと読む)


【課題】オン/オフ比が高く、しかも構造も簡単な、半導体酸化グラフェンを用いた電界効果トランジスタを低コストかつ高い歩留まりで製造することができる電界効果トランジスタの製造方法を提供する。
【解決手段】基板11上に形成された絶縁膜12上にアミノ基を有する分子からなる分子層13を形成した後、この分子層13上に酸化グラフェン14を形成する。酸化グラフェン14を熱的または化学的に還元することにより半導体酸化グラフェン15を形成する。半導体酸化グラフェン15をチャネル層に用いて電界効果トランジスタを製造する。酸化グラフェン14を熱的に還元する際の雰囲気としては例えば大気を用いる。 (もっと読む)


【課題】 p型ウェル領域形成のための熱拡散時間の増大を抑え、短時間で容易に製造することのできる半導体装置を提供する。
【解決手段】 本発明の半導体装置は、半導体基板1と前記半導体基板1上に絶縁膜2を介して形成された第1導電型の半導体層とを有するSOI基板と、第1導電型の半導体層からなる活性層3内に、第2導電型の半導体層からなるウェル(ここではp型ウェル領域4)を形成するとともに、ウェル内および第1導電型の活性層3内に、第1導電型の半導体層からなるソースおよびドレイン領域を形成した横型MOSFETの製造方法であって、SOI基板の第1の半導体層の膜厚dを決定する工程が、チャネル長Lchのn倍以下となるようにする工程であり、熱拡散雰囲気下における第2導電型の半導体層を構成する不純物の、第1導電型の半導体層中における水平方向の拡散速度をVdifh、垂直方向の拡散速度をVdifvとしたとき、
このnは、
n=Vdifv/Vdifh
d/Lch<n
を満たすように選択される。 (もっと読む)


【課題】アルミニウムドープゲートを有するプログラマブルIII−窒化物トランジスタを提供する。
【解決手段】第1のIII−窒化物材料104と第2のIII−窒化物材料106との界面に形成される2次元電子ガスを有する導電チャネルを含むIII−窒化物ヘテロ接合デバイスにおいて、ゲート接点140の下に形成されるゲート絶縁層112が導電チャネルの上方に配置され、接点絶縁層112は界面における2次元電子ガスの形成を変更する。接点絶縁層112はAlSiN又はアルミニウムがドープされたSiNとすることができる。接点絶縁層112はIII−窒化物ヘテロ接合デバイス160の閾値電圧をプログラミングしてデバイスをエンハンストモードデバイスにする。 (もっと読む)


トランジスタを製造する方法は、導電材料層と電気絶縁材料層とを順に含んだ基板を準備する工程と、前記電気絶縁材料層上にレジスト材料層を堆積する工程と、前記レジスト材料層をパターニングして、前記電気絶縁材料層の一部を露出させる工程と、露出された前記電気絶縁材料層を除去して、前記導電材料層の一部を露出させる工程と、露出された前記導電材料層を除去し、前記導電材料層及び前記電気絶縁材料層内に凹部形状を作り出す工程と、前記基板と露出された前記電気絶縁材料層及び前記導電材料層とを第2の電気絶縁材料層で共形に被覆する工程と、前記第2の電気絶縁材料層を半導体材料層で共形に被覆する工程と、前記半導体材料層上に導電材料層を指向性堆積する工程とを含む。

(もっと読む)


【課題】チャネルの閾値調整が容易で、オン抵抗の小さい高耐圧半導体装置及びその製造方法を提供する。
【解決手段】第1導電型であるp型の半導体基板100上に形成された第2導電型であるn型のソース領域200と、半導体基板100の表面から所定の深さまで形成された第2導電型であるn型の電界緩和層300と、電界緩和層300の領域内においてソース領域200から遠い領域の上層領域に形成されたドレイン領域400と、ドレイン領域400とソース領域200の間で半導体基板100の表面の活性領域に形成されたゲート酸化膜500と、ゲート酸化膜500の下のチャネル部550の一部に形成される閾値調整用拡散部555と、ドレイン領域400とゲート酸化膜500の間の半導体層表面に形成されたLOCOS酸化膜600と、ゲート酸化膜500上からLOCOS酸化膜600上に張り出して形成されたゲート電極510と、を有して構成する。 (もっと読む)


【課題】塗布法を適用したより簡便な方法で導電性の高いコンタクト層とイントリンシックなシリコン層とを積層させた構成のシリコン薄膜を得る方法を提供する。
【解決手段】鎖状の高次シラン化合物Bと、金属Mを含有する化合物と、高次シラン化合物Bよりも沸点が低く金属Mと相互作用する化合物からなる溶媒Cとを混合した塗布液を調整する。塗布液を用いて基板1上に塗布膜3を形成する。塗布膜3中から溶媒Cを除去して乾燥させる。この際塗布膜3を加熱する。これにより、表面側において金属Mの含有量が多いシリコン薄膜5を形成する。 (もっと読む)


【課題】ESDサージ耐量を向上できるようにする。
【解決手段】LDMOSにおいて、n+型ドレイン領域5を囲むように、n型基板1よりも高濃度に形成され、n+型ドレイン領域5に近づくほど高濃度となるn型領域6を配置する。さらに、n+型ソース領域8に隣接配置されるp+型コンタクト領域9がn+型ソース領域8の下部まで入り込むようにし、n+型ソース領域8、p型ベース領域7及びn型基板1によって形成される寄生トランジスタがオンし難くなるようにする。 (もっと読む)


【課題】ゲート絶縁膜形成工程のような大きな熱負荷を避けて、チャネルの最上面の不純物濃度を薄くした、深さ方向のドーピング・プロファイルを実現し、オン電流が向上する半導体装置の製造方法を提供することである。
【解決手段】 ゲート電極形成後にゲート電極をマスクにして角度10度以下でチャネル不純物をイオン注入し、この後、チャネル不純物の活性化を、基板表面から所定の深さのチャネル不純物濃度がゲート長方向に一定になるように、RTAを用いたアニールで行う、さらに、その後のエクステンション/ハロー注入、深いS/D注入の後の活性化を、拡散レスアニールで行う。 (もっと読む)


【課題】高分子化合物が有機溶媒に可溶で凝集性がなく、均質な薄膜形成を行うことが可能であり、該化合物を使用することにより電荷移動度に優れ高耐熱性を有する有機電子デバイスを提供する。
【解決手段】一般式(1)で表される繰り返し単位を高分子鎖中に少なくとも一つ有する高分子化合物。
【化1】



(式中、R、R、R〜Rは、各々独立して水素原子もしくは互いに同一であっても異なっていてもよい置換基(ただし、スルホ基、カルボキシル基、ホスホリル基及びヒドロキシル基を除く)を示す。RとRは互いに結合して環を形成してもよい。Rは炭素数1以上の無置換もしくは置換されてもよい一価のアルキル基を示す。ただし、Rで表されるアルキル基上の置換基としてアミノ基及びアリール基を除く。) (もっと読む)


【課題】格子緩和又は一部格子緩和した歪緩和SiGe層の形成を可能にし、これによって転位欠陥を少なくするようにした半導体基板の製造方法及び半導体基板を提供する。
【解決手段】Si基板10上に絶縁層11を介してSiGe層を備えた半導体基板の製造方法である。Si基板上に前記絶縁層11を介してSi層12を備えたSOI基板13のSi層12上に、第1のSiGe層14を形成するSiGe成膜工程と、SiGe成膜工程後、熱処理を施し、第1のSiGe層14中のGeをSi層12中に拡散・濃縮させ、SiGe層となる第2のSiGe層16を形成する拡散工程と、を有する。第1のSiGe層形成工程では、第1のSiGe層14中のGe濃度を5%以下にする。 (もっと読む)


核種を歪み半導体層の中に導入する方法であって、露出した歪み半導体層を含む第1領域を備えた基板を用意し、該基板を反応チャンバの中に投入するステップと、少なくとも露出した歪み半導体層の上に、気相堆積(VPD)によって等方性の第1核種含有層を形成するステップと、続いて、第1熱処理を実施し、これにより第1核種含有層から第1核種の少なくとも一部を歪み半導体層の中に拡散し、歪み半導体層の中に拡散した第1核種の少なくとも一部を活性化するステップとを含む。
(もっと読む)


【課題】ドレイン・オン電流値のばらつきが小さなCNT-FETを有する半導体装置を提供することを目的とする。また、本発明は、ドレイン電流のスイッチング比のばらつきが小さなCNT-FETを有する半導体装置を提供することを目的とする。
【解決手段】複数本のカーボンナノチューブをチャネルに用いる電界効果型トランジスタを二つ以上用いている半導体装置において、前記電界効果型トランジスタのドレイン・オン電流値のばらつきがσ(オン電流値の標準偏差を平均値で割ったもの)のとき、各電界効果型トランジスタチャネルのカーボンナノチューブの本数Nが、N>31×σ-1なる式(1)の関係を満たすことを特徴とする半導体装置を採用する。 (もっと読む)


【課題】n型カルコゲニド素材とp型カルコゲニド素材を製造する方法、n型カルコゲニド素材とp型カルコゲニド素材を用いてカルコゲニド薄膜トランジスタを製造する方法を提供する。
【解決手段】基板上にチャネル層を構成するn型カルコゲニド層を形成するステップと;n型カルコゲニド層の上部に拡散防止層を形成し、拡散防止層をパターニングするステップ;およびn型カルコゲニド層にTe合金を蒸着し拡散させ、ソースおよびドレイン領域を構成するp型カルコゲニド層を形成するステップを含む。 (もっと読む)


式(Ia)の少なくとも1つの部を含むモノマー化合物もしくはポリマー化合物[式中、Xは、CRであり、その際、Rは、Hもしくは請求項1に定義される置換基であるか、又はこの部を有する、例えば式(Ib)もしくは(Ic)の別のケトピロール部であり、全ての他の記号は請求項1に定義したものである]は、有機溶剤中で良好な溶解度を示し、そして優れた皮膜形成特性を示す。さらに、本発明によるポリマーを半導体デバイスもしくは有機光起電性(PV)デバイス(太陽電池)で使用した場合に、高い効率のエネルギー変換、優れた電界効果移動度、良好なオン/オフ電流比及び/又は優れた安定性を観察できる。
(もっと読む)


【課題】半導体チップを形成するチップ形成領域の設定領域を狭くすることなく、SOSウェハ等の半導体ウェハの認識率を向上させる手段を提供する。
【解決手段】透光性を有する絶縁基板と、絶縁基板上に形成されたシリコン半導体層とで形成され、スクライブライン領域により区画された複数のチップ形成領域を有する半導体ウェハにおいて、スクライブライン領域に、互いに隙間を介して離間する複数の不透明図形を配置した不透明パターン層を設ける。 (もっと読む)


【課題】特殊な配向技術を必要とせず、簡単な方法でキャリア移動度が高い薄膜を得ることができる有機半導体材料を提供することであり、該有機半導体材料を用いて製造容易かつキャリア移動度の高い電界効果トランジスタを提供することにある。
【解決手段】共役結合が拡張した主鎖と、主鎖の実質的な伸長方向と結合角80〜100度で連結した側鎖からなる共役オリゴマーもしくはポリマーであって、該主鎖が置換チオフェン環の繰り返しからなる単位を含んで構成されており、且つ、前記置換チオフェン環が、チオフェンの3位及び4位で芳香族5員環が縮合した構造を有し、前記縮合した5員環がオキサゾール環、チアゾール環、セレナゾール環又はピロール環のいずれかであることを特徴とする有機半導体材料。 (もっと読む)


【課題】半導体素子の大きさを維持して集積度の悪化を防止しながら、基板浮遊効果を抑制する手段の提供。
【解決手段】SOI層4上に形成されたゲート絶縁膜10、ゲート電極11と、ゲート電極11の両側に、SOI層とは逆の型の導電性不純物を拡散させて形成されたソース層14およびドレイン層15とを備えた半導体素子において、ゲート絶縁膜下のSOI層の上層に、SOI層と同じの型の導電性不純物をSOI層より高濃度に拡散させて形成されたチャネル領域16と、このチャネル領域16と埋込み酸化膜3との間のSOI層のソース層14側に、ソース層14およびチャネル領域16に接し、かつチャネル領域と同じ型の導電性不純物を、チャネル領域より低濃度に拡散させて形成された低電荷層18とを設ける。 (もっと読む)


【課題】安定な特性の薄膜トランジスタ、及びその製造方法、並びに表示装置とその製造方法を提供すること。
【解決手段】本発明の一態様にかかるTFT20は、TFTアレイ基板10上に設けられた絶縁性の下地膜21と、下地膜21の上に設けられたチャネル領域222を含む半導体膜22とを備え、チャネル領域222における半導体膜22中の不純物濃度が、半導体膜22の膜厚方向において略一定であり、チャネル領域222における半導体膜22と下地膜21との界面において不純物濃度が不連続であり、下地膜21中の不純物濃度が、半導体膜22中の不純物濃度よりも低く、かつTFTアレイ基板10側に向かうにつれて単調に減少しているものである。 (もっと読む)


1 - 20 / 31