【課題】
形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な素子を用いた集積装置を提供すること。
【解決手段】
回路素子が長手方向に連続的又は間欠的に形成されている素子、回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている素子を複数複数束ね、撚り合せ、織り込み又は編み込み、接合し、組み合わせて成形加工し又は不織状に成形したことを特徴とする。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、配線数を削減することによって高集積化が図られた半導体装置を提供することを目的とする。
【解決手段】トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワイドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわたって情報を保持することが可能である。また、書き込み用のワード線と読み出し用のワード線を共通化し、かつ書き込み用のビット線と読み出し用のビット線を共通化することにより配線数を削減し、更にソース線を削減することにより単位面積あたりの記憶容量を増加させる。 （もっと読む）

【課題】DWB法における貼り合わせ時にIII-V族化合物半導体層が受けるダメージを小さくするとともに、受けたダメージの影響および界面準位の影響を低く抑え、高いキャリアの移動度を有するIII-V族MISFETを提供する。
【解決手段】ベース基板１０２と第１絶縁体層１０４と半導体層１０６とを有し、ベース基板１０２、第１絶縁体層１０４および半導体層１０６が、ベース基板１０２、第１絶縁体層１０４、半導体層１０６の順に位置し、第１絶縁体層１０４が、アモルファス状金属酸化物またはアモルファス状金属窒化物からなり、半導体層が、第１結晶層１０８および第２結晶層１１０を含み、第１結晶層１０８および第２結晶層１１０が、ベース基板１０２の側から、第１結晶層１０８、第２結晶層１１０の順に位置し、第１結晶層１０８の電子親和力Ｅ_ａ１が、第２結晶層１１０の電子親和力Ｅ_ａ２より大きい半導体基板を提供する。 （もっと読む）

【課題】ＴＦＴ特性が良好で表示品質や回路配線の層間絶縁性を確保できるＴＦＴアレー基板の製造方法等を提供する。
【解決手段】基材１上への酸化物半導体膜３のパターン形成工程、酸化物半導体膜へのソース電極接続領域３ｓ及びドレイン電極接続領域３ｄの形成工程、酸化物半導体膜を覆うゲート絶縁膜４の形成工程、ゲート絶縁膜にコンタクトホールを開けてソース電極６ｓ及びドレイン電極６ｄをソース電極接続領域及びドレイン電極接続領域に接続するとともに酸化物半導体膜上にゲート絶縁膜を介してゲート電極７を形成し、第１回路配線群１７を形成する工程、ソース電極、ドレイン電極、ゲート電極及び第１回路配線群上に層間絶縁膜１８を形成する工程、層間絶縁膜上に第２回路配線群１９を形成する工程を有し、ゲート絶縁膜４の厚さを１００ｎｍ〜５００ｎｍの範囲とし、層間絶縁膜１８の厚さを１μｍ以上且つゲート絶縁膜４の２倍〜１０倍の厚さとする。 （もっと読む）

【課題】トランジスタ領域におけるゲート間距離などのレイアウトに依存することなく、半導体層のチャネル領域に有効に応力を作用させることができる半導体装置を実現する。
【解決手段】ＭＯＳトランジスタを備える半導体装置の構成として、素子分離層４で素子分離されたトランジスタ領域を有する半導体層３と、トランジスタ領域で半導体層３の第１の面上にゲート絶縁膜５を介して形成されたゲート電極６と、トランジスタ領域で半導体層３の第１の面と反対側の第２の面上に形成された応力膜３１とを備え、応力膜３１は、シリサイド膜を用いて形成されている。
【選択図】図１３
（もっと読む）

【課題】本発明は、良質な酸化物半導体のチャネル領域と、チャネル領域の抵抗率よりも低い抵抗率でソース・ドレイン領域にも適用可能な低抵抗領域とが形成され、オン電流、キャリア移動度及び信頼性が高く、ヒステリシス性が小さい良好な電気特性を、工程数を増やすことなく実現できる半導体デバイス及びその製造方法を提供することを目的とする。
【解決手段】酸化物半導体をチャネル材料に用いた半導体デバイスの製造方法であって、
薄膜領域２１と、該薄膜領域よりも膜厚の厚い厚膜領域２２、２３とを有する酸化物半導体膜２０を形成する工程と、
前記酸化物半導体膜にエネルギービームを照射し、前記薄膜領域と前記厚膜領域の抵抗率を膜厚に応じて変化させる工程と、
前記薄膜領域をチャネル領域２１ａとし、前記厚膜領域を低抵抗領域２２ａ、２３ａとして前記半導体デバイスを形成する工程と、を有することを特徴とする。 （もっと読む）

【課題】酸化物反応層の寄生抵抗の低減を図り、動作特性の向上を図った電子デバイス配線用Ｃｕ合金スパッタリングターゲット材、及び素子構造を提供する。
【解決手段】ＴＦＴ素子１は、ａ−Ｓｉ膜５上に形成されたＰドープｎ^＋ａ−Ｓｉ膜６と、Ｐドープｎ^＋ａ−Ｓｉ膜６上に形成された１ｎｍ以下のＳｉ酸化膜７を有している。電極配線膜となるＣｕ合金膜８が、Ｓｉ酸化膜７上にスパッタリングにより形成されている。Ｃｕ合金膜８は、０．３〜２．０原子％のＳｎ、Ｉｎ、Ｇａの金属のうち１種以上を含有する。 （もっと読む）

【課題】電気特性が良好な半導体装置を、歩留まり高く作製する。
【解決手段】ｎ型及びｐ型の少なくともいずれかの不純物が添加された不純物領域を有する半導体膜と、配線とを有し、配線は、導電性を有する金属酸化物を含む拡散防止膜と、該拡散防止膜上の低抵抗導電膜とを有し、配線と半導体膜とのコンタクト部において、拡散防止膜と不純物領域とが接する。拡散防止膜は、導電膜を酸化性ガス及びハロゲン系ガスの混合ガスから生成されるプラズマに暴露して該導電膜に含まれる金属材料の酸化物を形成し、金属材料の酸化物が形成された導電膜を、水を含む雰囲気に暴露して導電膜を流動化させ、流動化した導電膜を固化することで形成する。 （もっと読む）

【課題】製造工程において半導体膜の膜質を低下させることなくその性能を維持し、少ない工程数によって、かつ、製造上の歩留まり及びスループットの優れた構造を有する薄膜トランジスタ及びその製造方法等を提供する。
【解決手段】薄膜トランジスタ１００は、酸化物半導体膜１２０を有し、当該酸化物半導体膜１２０は、各薄膜半導体毎に、ゲート電極１６０下及び隣接された薄膜トランジスタ間とにそれぞれ形成された第１領域１２１及び１２２と、ソース電極１４０及びドレイン電極１５０下であって第１領域１２１の前記水平方向におけるそれぞれの両端に並設されており、ソース電極１４０及びドレイン電極１５０にそれぞれ電気的に接続され、かつ、非駆動時に前記第１領域１２１及び１２２より低抵抗である第２領域１２３及び１２４と、を有している。 （もっと読む）

【課題】シリコンデバイスの飽和移動度特性を向上する。
【解決手段】シリコン半導体膜上に、Ｐドープｎ^＋型アモルファスシリコン膜と、該Ｐドープｎ^＋型アモルファスシリコン膜上に形成された配線とを有するシリコンデバイス構造において、前記配線が、前記Ｐドープｎ^＋型アモルファスシリコン膜の表面に形成されたシリコン酸化膜と、銅合金膜とからなり、前記銅合金膜は、１原子％以上５原子％以下のＭｎ及び０．０５原子％以上１．０原子％以下のＰを含む銅合金をスパッタリングにより形成した膜である。 （もっと読む）

【課題】高い有機溶媒溶解性を有し、低いエネルギー付与で有機半導体化合物に変換可能な置換基脱離化合物と、これを用いた有機電子デバイスを提供する。
【解決手段】一般式（Ｉ）で表され、エネルギー付与により一般式（Ｉａ）で表される化合物と一般式（II）で表される化合物に変換可能なことを特徴とする置換基脱離化合物。


［式（Ｉ）、（Ｉａ）、（II）中、ＸおよびＹは水素原子もしくは脱離性置換基を表し、該ＸおよびＹのうち一方は脱離性置換基であり、他方は水素原子である。Ｑ_１乃至Ｑ_６は水素原子、ハロゲン原子または、一価の有機基である。］ （もっと読む）

【課題】層間絶縁膜に起因する不良を抑え、セルフアライン構造の薄膜トランジスタの信頼性を向上させることが可能な薄膜トランジスタおよびこれを備えた表示装置を提供する。
【解決手段】酸化物半導体膜２０に接して、有機樹脂膜５１を含む層間絶縁膜５０を設ける。層間絶縁膜５０の厚みを厚くして、ゲート絶縁膜３０およびゲート電極４０の段差を確実に被覆し、ソース電極６０Ｓおよびドレイン電極６０Ｄの断線あるいは短絡など、層間絶縁膜５０に起因する不良を抑える。層間絶縁膜５０は、有機樹脂膜５１および第１無機絶縁膜５２の積層構造を有していることが好ましい。酸素や水分などに対するバリア性の高い第１無機絶縁膜５１により、酸化物半導体膜２０への水分の混入や拡散を抑え、薄膜トランジスタ１の信頼性を向上させる。 （もっと読む）

【課題】ＤＮＡ又はＤＮＡ−脂質複合体を用いた簡易な方法により、基板上に導電性パターンを、画像流れを抑制しながら安定して形成できる電子回路付き基板の製造方法を提供する。
【解決手段】基板上に、ＤＮＡ又はＤＮＡ−脂質複合体を含む溶液を描画することによって電子回路パターンを形成する工程と、前記電子回路パターンが形成された基板を多価金属イオン溶液に浸漬することによって、前記電子回路パターンにおいて、前記ＤＮＡ又は前記ＤＮＡ−脂質複合体と前記多価金属イオンとの錯体を形成する工程と、形成された錯体中の金属イオンを還元することによって、前記電子回路パターンを導電性パターンとする工程と、を有する電子回路付き基板の製造方法である。 （もっと読む）

【課題】低価格化の要請に応えることができ、半導体膜として用いた酸化物半導体膜にダメージを与えない手段を含む薄膜トランジスタ及びその製造方法、並びにその薄膜トランジスタを含む集積回路及びその製造方法を提供する。
【解決手段】基材１上に酸化物半導体膜３をパターン形成する工程と、活性化処理により酸化物半導体膜３にソース・ドレイン接続領域３ｓ，３ｄを形成する工程と、ソース・ドレイン接続領域３ｓ，３ｄが形成された酸化物半導体膜３を覆うように、塗布法、反応性スパッタリング法又はパルスプラズマＣＶＤ法でゲート絶縁膜４を形成する工程と、ゲート絶縁膜４にコンタクトホール５を開けてソース・ドレイン電極６を前記ソース・ドレイン接続領域３ｓ，３ｄに接続するとともに酸化物半導体膜３上にゲート電極７を形成する工程と、を少なくとも有する製造方法により上記課題を解決する。 （もっと読む）

【課題】酸化物半導体膜を用いる薄膜トランジスタにおいて、安定した電気特性を有する信頼性のよい薄膜トランジスタを提供することを課題の一つとする。
【解決手段】酸化物半導体膜を用いる薄膜トランジスタのチャネル長が１．５μｍ以上１００μｍ以下、好ましくは３μｍ以上１０μｍ以下の範囲において、室温以上１８０℃以下の動作温度範囲、または、−２５℃以上１５０℃以下の動作温度範囲で、しきい値電圧の変動幅を３Ｖ以下、好ましくは１．５Ｖ以下とすることで、安定した電気特性を有する半導体装置を作製することができる。特に半導体装置の一態様である表示装置において、しきい値の変動に起因する表示むらを低減することができる。 （もっと読む）

【課題】酸化物の一部領域又は全領域の比抵抗を低下させることにより、簡易な工程で多様な電子素子を作製できる電子素子基板の製造方法を提供する。
【解決手段】少なくとも最表層の一部が比抵抗１×１０^９Ω・ｃｍ以下の酸化物からなる基板における前記酸化物の一部領域又は全領域に対し、前記基板の電位よりも高い電位を印加することにより、前記一部領域又は前記全領域の比抵抗を低下させる低抵抗化処理工程を有する電子素子基板の製造方法である。 （もっと読む）

【課題】導体半導体接合を用いた電界効果トランジスタのオフ電流を低減せしめる構造を提供する。
【解決手段】半導体層１に、半導体層１の電子親和力と同程度かそれ以下の仕事関数の材料よりなる第１の導体電極３ａ、第２の導体電極３ｂを接して設け、さらに、半導体層１のゲートの形成された面と逆の面に接して、半導体層１の電子親和力より大きな仕事関数の材料で、半導体層を横切るようにして、第３の導体電極２を形成することにより、半導体層中にショットキーバリヤ型の接合を形成し、この部分のキャリア濃度が極めて低いことから、オフ電流を低減できる。 （もっと読む）

【課題】Ｃｕ系合金配線膜を半導体層と直接接続しても接触抵抗率が低く、かつ密着性に優れた薄膜トランジスタ基板を提供する。
【解決手段】薄膜トランジスタの半導体層３３と、Ｃｕ合金層２８ｂ、２９ｂとを有する薄膜トランジスタ基板において、前記半導体層３３と前記Ｃｕ合金層２８ｂ、２９ｂとの間に、酸素含有層２８ａ、２９ａを含んでおり、前記酸素含有層２８ａ、２９ａを構成する酸素の一部若しくは全部は、前記薄膜トランジスタの前記半導体層３３のＳｉと結合しており、前記Ｃｕ合金層２８ｂ、２９ｂは、合金元素としてＸ（Ｘは、Ｍｎ、Ｎｉ、Ｚｎ、およびＭｇよりなる群から選ばれる少なくとも１種）を合計で２原子％以上２０原子％以下含有し、前記Ｃｕ合金層２８ｂ、２９ｂは、前記酸素含有層２８ａ、２９ａを介して前記薄膜トランジスタの前記半導体層３３と接続していることを特徴とする薄膜トランジスタ基板である。 （もっと読む）

トランジスタを製造する方法は、導電材料層と電気絶縁材料層とを順に含んだ基板を準備する工程と、前記電気絶縁材料層上にレジスト材料層を堆積する工程と、前記レジスト材料層をパターニングして、前記電気絶縁材料層の一部を露出させる工程と、露出された前記電気絶縁材料層を除去して、前記導電材料層の一部を露出させる工程と、露出された前記導電材料層を除去し、前記導電材料層及び前記電気絶縁材料層内に凹部形状を作り出す工程と、前記基板と露出された前記電気絶縁材料層及び前記導電材料層とを第２の電気絶縁材料層で共形に被覆する工程と、前記第２の電気絶縁材料層を半導体材料層で共形に被覆する工程と、前記半導体材料層上に導電材料層を指向性堆積する工程とを含む。

（もっと読む）

【課題】電気特性が良好な薄膜トランジスタを、生産性高く作製する方法を提供する。
【解決手段】ゲート電極を覆うゲート絶縁層と、ゲート絶縁層に接する半導体層と、半導体層の一部に接し、ソース領域及びドレイン領域を形成する不純物半導体層と、不純物半導体層に接する配線とを有し、半導体層において、ゲート絶縁層側に形成される凹凸状の微結晶半導体領域と、当該微結晶半導体領域に接する分離された非晶質半導体領域とを有し、微結晶半導体領域は、非晶質半導体領域に覆われていない第１の微結晶半導体領域と、分離された非晶質半導体領域と接する第２の微結晶半導体領域とで形成され、第１の微結晶半導体領域の厚さｄ１は第２の微結晶半導体領域の厚さｄ２より薄く、且つ第１の微結晶半導体領域の厚さｄ１が３０ｎｍ以上である。 （もっと読む）