説明

Fターム[5F110NN03]の内容

薄膜トランジスタ (412,022) | その他の構成要素 (47,691) | 保護膜(パッシベーション膜) (34,477) | 層間絶縁膜 (8,935) | 複数層 (3,316)

Fターム[5F110NN03]に分類される特許

3,301 - 3,316 / 3,316


気体透過バリアを原子層蒸着(ALD)によってプラスチックまたはガラス基板上に蒸着することができる。ALDコーティングの使用によって、コーティング欠陥を減らすと共に数十ナノメートルの厚さにおいて桁違いに透過を低減させることができる。これらの薄いコーティングが、プラスチック基板の可撓性および透過性を保持する。かかる物品が、容器、電気および電子用途において有用である。

(もっと読む)


【課題】 駆動用TFTの活性層の大きさを変更せずに、同じ駆動電圧を加えた状態でもホワイトバランスを合わせられるフラットパネルディスプレイを提供する。また、各副画素に最適の電流を供給することによって適正な輝度を実現し、寿命が長いフラットパネルディスプレイを提供する。
【解決手段】 自発光素子を具備する複数の副画素を含む画素と、前記副画素の各々に備えられた、少なくともチャンネル領域を有する半導体活性層を具備し、前記自発光素子に電流を供給するために前記自発光素子に接続されてなる、駆動用薄膜トランジスタ(20r、20g、20b)とを含むフラットパネルディスプレイであって、前記半導体活性層のチャンネル領域が、少なくとも2つの前記副画素に関して相異なる方向に配置されてなることを特徴とするフラットパネルディスプレイである。 (もっと読む)


【課題】 本発明では剥離技術を用いることにより様々な基板上に薄膜素子を形成し、従来の技術では不可能であると考えられていた部分に薄膜素子を形成することにより、省スペース化を図ると共に耐衝撃性やフレキシビリティに優れた半導体装置を提供する。
【解決手段】 本発明では、剥離技術を用いて一旦基板から剥離させた膜厚50μm以下の素子形成層を基板上に固着することにより、様々な基板上に薄膜素子を形成することを特徴とする。例えば、可撓性基板上に固着された薄膜素子をパネルの裏面に貼り付けたり、直接パネルの裏面に固着したり、さらには、パネルに貼り付けられたFPC上に薄膜素子を固着することにより、省スペース化を図ることができる。 (もっと読む)


【課題】閾値電圧の絶対値を低く抑えながら、オフリーク電流を低下させることができる半導体装置の製造方法を提供する。
【解決手段】Nチャネル型TFT形成予定領域内のpoly−Si層4にリンを注入することにより、n領域8を形成した後、Pチャネル型TFT形成予定領域にのみ開口部が存在するレジストマスク9を用いて、ボロンのイオン注入を行うことにより、Pチャネル型TFTのソース・ドレイン領域となるp領域10を形成する。次に、レジストマスク9を残存させたまま、水素注入を行うことにより、Pチャネル型TFT形成予定領域内において、チャネル領域(poly−Si層4)及びソース・ドレイン領域(p領域10)の水素化処理を行う。このような方法によれば、Nチャネル型TFTに対する水素化処理が行われないため、Nチャネル型TFTにおける不要な閾値電圧の遷移が防止され、オフリーク電流の上昇を回避することができる。 (もっと読む)


【課題】 配線抵抗による電圧降下の影響や画素への信号の書き込み不良や階調不良などを防止し、より高画質のEL表示装置や液晶表示装置を代表とする表示装置を提供することを課題とする。
【解決手段】 本発明はEL表示装置や液晶表示装置を代表とする表示装置に用いられる電極や配線として、Cuを有する配線を設ける。また、該配線のCuを主成分とする導電膜は、マスクを用いたスパッタ法により形成する。このような構成により、電圧降下や信号のなまりを低減することができる。 (もっと読む)


【課題】表示品質と画像取込み性能に優れた表示装置及びその製造方法を提供する。
【解決手段】表示装置の製造工程にてTFT11のチャネル部とフォトダイオードD1,D2のI層をともに水素化する際、TFT11とフォトダイオードD1,D2とで水素化の進行に違いが出るようにして、TFT11のチャネル部の欠陥密度を少なくし、かつフォトダイオードD1,D2のI層の欠陥密度を多くする。これにより、TFT11のリーク電流が抑制され、フォトダイオードD1,D2の光に対する感度を向上できる。 (もっと読む)


【課題】 高い周波数が印加され、数cm〜数10cmの長さを有する配線の抵抗を低減し、伝送される信号波形のなまりを低減する。
【解決手段】 高周波が印加される配線111は、層間絶縁膜107を介して、配線111の線方向にそって複数設けられたコンタクトホールにより配線106と電気的に並列接続している配線構造を採用する。その配線構造を周辺回路一体型アクティブマトリクス型液晶表示装置の周辺回路に用いることで、高周波信号が印加される配線において信号波形のなまりを低減できる。 (もっと読む)


【課題】 配線構造と他の電極間のショートを防ぐ。
【解決手段】 SiOにより構成されたゲート絶縁膜12およびその上に積層され、SiNにより構成された層間絶縁膜13に、緩衝フッ酸を用いたエッチングによりコンタクトホールを形成する。このコンタクトホールに、高融点金属により構成された第1の保護金属層170と、高融点金属よりも抵抗の低い金属により構成された配線層172と、および高融点金属により構成され、ゲート絶縁膜12よりも厚く形成された第2の保護金属層174とがこの順で積層された電極53を形成する。 (もっと読む)


【課題】TFTと凹部又は凸部を有する反射電極とを形成する方法であって、製造工程数及び製造コストの削減が図られた方法、及びこの方法が適用された液晶表示装置を提供する。
【解決手段】 金属膜7の上に感光性膜8を形成し、この感光性膜8から残部81、82及び83を形成し、この残部81、82及び83をマスクとして金属膜7をエッチングし、この残部81、82及び83を剥離せずに感光性膜9及び反射電極膜10を形成する。 (もっと読む)


【課題】 高いビット数のデジタル信号に対応し、線形性が良く、占有面積の小さいD/A変換回路を提供する。
【解決手段】 複数の容量を有するD/A変換回路であって、複数の容量は、第1電極と、第1電極に接している第1誘電体と、第1誘電体に接している第2電極と、第2電極に接している第2誘電体と、第2誘電体に接している第3電極とをそれぞれ有しており、第2電極は、第1電極及び第3電極と重なっており、第2電極は、第1電極及び第3電極と重なっている部分において開口部を有しており、第2電極が有する開口部において、第1誘電体及び第2誘電体にコンタクトホールが形成されており、コンタクトホールを介して第1電極と第3電極が接続されていることを特徴とするD/A変換回路。 (もっと読む)


【課題】アクティブマトリクス型の発光装置における光の取り出し効率を向上させる手段を提供する。
【解決手段】アクティブマトリクス型の発光装置において、第1の凹部101a〜第3の凹部101cを有する第1の基板100に金属膜102a〜第3の金属膜102cを形成することや、画素電極145、有機層148、凸部149aの表面を有する陰極149からなる発光素子150を形成することにより、光の損失や隣の画素への光漏れを防ぐことができる。 (もっと読む)


【課題】 液晶装置等の電気光学装置において、耐光性を高め、高品位の画像を表示する。
【解決手段】 電気光学装置は、TFTアレイ基板(10)上に、画素電極(9a)と、これに接続されたTFT(30)と、これに接続された配線(3a、6a)と、TFTの少なくともチャネル領域を上側から覆う上側遮光層(300、6a)と、このTFTの少なくともチャネル領域を下側から覆う下側遮光層(11a)とを備える。基板には、配線に対向する領域に格子状やストライプ状の溝(10cv)が掘られており、この溝内でチャネル領域に対向する領域に凹部(401)が更に掘られている。下側遮光膜は、該凹部内に形成されている。 (もっと読む)


【課題】 本発明は薄膜トランジスタアレイ及びその製造方法と液晶表示装置及びその製造方法とエレクトロルミネッセンス表示装置及びその製造方法に関するものであり、均一性と性能に優れた薄膜トランジスタ及びその製造方法を生産性が高く低コストで提供することを目的とする。
【解決手段】 ゲート電極側面に側壁を形成することによって、自己整合的にLDDまたはオフセット領域を形成し、また、層間絶縁膜を複数の層で形成し、これら複数の層間絶縁膜上にソース・ドレイン電極とソースバス配線と画素電極を一括して形成する。 (もっと読む)


【課題】 本発明の目的は、基板上に高品質な半導体膜を形成するための半導体膜形成方法を提供することにある。
【解決手段】 本発明は、バイアス触媒CVD,高密度バイアス触媒CVD,バイアス減圧CVD,バイアス常圧CVDを利用して、基板に半導体膜を形成する半導体膜形成方法である。真空容器1に原料ガスを供給し、真空容器1中に配置された基板10と電極3aとの間にグロー放電開始電圧以下の電界を印加して、基板10上に、少なくとも錫、ゲルマニウム、鉛のいずれか一つ以上を含有する半導体膜と、絶縁膜と、を形成することを含む工程と、この半導体膜および絶縁膜にレーザーを照射してアニールする工程と、このアニールする工程の後工程であって、水蒸気でアニールを行う工程と、を備える。 (もっと読む)


【課題】 CMOS−TFTを構成するp型及びn型TFTの各しきい値電圧を独立に効率良く(最小限のフォトリソグラフィーで)高精度に制御する。
【解決手段】 CMOS−TFTを製造するに際して、しきい値電圧(Vthp ,Vthn )制御として極低濃度にp型不純物(B:ボロン)の非選択的添加(p型及びn型TFTの双方に添加)及び選択的添加(n型TFTのみに添加)を連続的に行なう。具体的には、当初図4(a)のようにId −Vg 特性がp型及びn型TFT共に負シフトした状態から、非選択的添加により図4(b)のようにp型及びn型TFT共に正シフトさせてVthp を先ず仕様値とし、続いて選択的添加によりn型TFTのみ正シフトさせてVthn を仕様値に調整する。 (もっと読む)


【課題】 電気光学装置において、比較的簡単な構成を用いて、画素部のTFTのチャネル領域やチャネル隣接領域における入射光や戻り光に対する遮光性能を高める。
【解決手段】 電気光学装置は、一対の基板間に挟持された電気光学物質層(50)と、TFTアレイ基板(10)にマトリクス状に設けられた画素電極(9a)とを備える。TFT(30)の下側には、第1遮光膜(11a)が設けられている。データ線(6a)は、遮光性の材料からなり、TFTのチャネル領域(1a’)及びチャネル隣接領域(1a”)を対向基板(20)の側から見て夫々覆う主配線部と、この主配線部の縁から層間絶縁膜に形成された溝に向けて伸びておりチャネル隣接領域を側方から囲む側方遮光部(6b)とを有する。 (もっと読む)


3,301 - 3,316 / 3,316