【課題】メタルソース／ドレインを有する極薄SOIMOSトランジスタにおいて、ゲート電極／ゲート絶縁膜の側壁につけた保護膜エッジからゲートエッジまでソース／ドレインの位置の制御とショットキーバリアハイトの制御の両者が実現できるＭＯＳトランジスタの製造方法を提供する。
【解決手段】ＳＯＩ層上にゲート電極を形成する工程と、該ゲート電極の側面にスペーサーを形成する工程と、該ゲート電極及び該保護膜をマスクにＳＯＩ層上に窒素添加Ｎｉ膜を成膜する工程と該Ｎｉ膜上にＴｉＮ膜を形成する工程と、窒素中でアニールしＳＯＩ層中にソース及びドレインとなるエピタキシャルＮｉＳｉ_２層を形成する工程と、ＴｉＮと残ったＮｉ膜を除去する工程と、該ゲート電極及び該保護膜をマスクに該エピタキシャルＮｉＳｉ_２層中にＰイオンを注入する工程と、該Ｐイオンを活性化する工程とを含むＭＯＳトランジスタの製造方法。 （もっと読む）

【課題】ゲート電極の電界集中を緩和して耐圧の更なる向上を実現することに加え、デバイス動作速度を向上させ、アバランシェ耐量が大きく、サージに対して強く、例えばインバータ回路等に適用する場合に外部のダイオードを接続することを要せず、ホールが発生しても安定動作を得ることができる信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２に形成された電極用リセス２Ｃを、ゲート絶縁膜６を介して電極材料で埋め込むようにゲート電極７を形成すると共に、化合物半導体積層構造２に形成されたフィールドプレート用リセス２Ｄをｐ型半導体で埋め込み、化合物半導体積層構造２とｐ型半導体層８ａで接触するフィールドプレート８を形成する。 （もっと読む）

【課題】ゲート動作に関与する結晶表面における表面電荷蓄積を大幅に低減し、ピンチオフ特性が得られる、高性能のＩｎＮ系ＦＥＴを提供すること。
【解決手段】チャネル層としてＩｎＮ系半導体を含む電界効果トランジスタである半導体装置であって、ＩｎＮ系半導体でなるチャネル層２の表面（ｃ面）に、段差を形成して窒化物半導体の六方晶結晶のａ面もしくはｍ面でなる側壁面２ａを形成し、この側壁面２ａにゲート電極６が配置され、ゲート電極６を挟むようにソース電極３とドレイン電極４がｃ面上に形成されている。 （もっと読む）

【課題】ＩＧＢＴのＥＳＤ耐性を高くしつつ、ＩＧＢＴのバイポーラトランジスタを確実に動作させる。
【解決手段】シンカー層１１５は第１導電型ウェル１０２に接しており、かつ第１導電型コレクタ層１０８及び第２導電型ドリフト層１０４から離れている。シンカー層１１５の表層には、第２導電型拡散層（第２の第２導電型高濃度拡散層）１１６が形成されている。第２導電型拡散層１１６はシンカー層１１５より不純物濃度が高い。第２導電型拡散層１１６と第１導電型コレクタ層１０８は、素子分離絶縁膜１６を介して互いに分離している。 （もっと読む）

【目的】高耐圧ＮＭＯＳＦＥＴなどのレベルシフト素子から素子分離溝越しに隣接した高電位浮遊領域への高電位配線を、高耐圧ＮＭＯＳＦＥＴの耐圧低下や層間絶縁膜の破壊および素子分離溝の分離耐圧劣化を招くことなく、形成できる半導体装置を提供する。
【解決手段】高電位配線９の直下にｎドレインバッファ層１０と接してｐ^-拡散層１１とこれに接するｐ⁺拡散層１２を形成することで、高電位配線９が横切る絶縁膜４４ａの電界強度を低下できる。絶縁膜４４ａの電界強度を低下させることで、高耐圧ＮＭＯＳＦＥＴ２０の耐圧低下や層間絶縁膜５の破壊および素子分離溝（トレンチ４ａ）の分離耐圧劣化を防止できる。 （もっと読む）

【課題】表面状態および膜質の均一性を保って有機半導体層をパターニングすることが可能な半導体装置の製造方法を提供する。
【解決手段】先ず第１の工程では、基板１上に有機半導体膜９を成膜する。次の第２工程では、有機半導体膜９上に保護パターン１１を形成する。その後第３工程では、保護パターン１１をマスクにして、有機半導体層９を有機溶媒に溶解させるかまたは昇華させることにより、パターニング表面を変質させることなく有機半導体層９をパターニングする。 （もっと読む）

【課題】ゲート・オール・アラウンドトランジスタの複数のチャネルそれぞれに流れる電流を均一にし、ゲート・オール・アラウンドトランジスタの信頼性を向上させる。
【解決手段】半導体基板と、半導体基板上に一定の間隔をおいて形成された第１の半導体層上に第２の半導体層を形成した積層構造が複数積み重なったソース・ドレイン領域と、第２の半導体層の同一レイヤ間をそれぞれ接続するようにワイア状に形成された複数のチャネル領域と、前記複数のチャネル領域をそれぞれ包み込むようにゲート絶縁膜を介して形成されたゲート電極とを具備し、チャネル領域のチャネル幅は、半導体基板から離れるほど狭く形成され、第２の半導体層及びチャネル領域の膜厚は、半導体基板から離れるほど広く形成される。 （もっと読む）

【課題】窒化物半導体を用いたノーマリオフ型のトランジスタを備えた半導体装置において、駆動時のゲート電流を低減しつつ、トランジスタの過渡応答特性を安定させる。
【解決手段】半導体装置は、基板１０１と、基板１０１の上に積層された複数の窒化物半導体層からなり、且つチャネル領域を含む第１の窒化物半導体層１０４Ｓと、第１の窒化物半導体層１０４Ｓの上に形成され、且つチャネル領域と逆導電型の第２の半導体層１０５と、第２の半導体層１０５に接するように形成され、金属層１０７からなる導電層と、導電層の上に形成された絶縁体層１１０と、絶縁体層１１０の上に形成されたゲート電極１１１と、第２の半導体層１０５の両側方に形成されたソース電極１０８及びドレイン電極１０９とを備えている。 （もっと読む）

【課題】膜の剥がれの度合いを低減することで、半導体装置の防水性を向上させ且つ信頼性を高めることを課題とする。
【解決手段】基板上に、第１の無機絶縁層、半導体素子層、第２の無機絶縁層、有機絶縁層、及び第３の無機絶縁層が順次積層して設け、第２の無機絶縁層は、半導体素子層に設けられた開口部で第１の無機絶縁層と接して設け、第３の無機絶縁層は、有機絶縁層に設けられた開口部で第２の無機絶縁層と接して設け、第２の無機絶縁層及び第３の無機絶縁層が接する面において、第２の無機絶縁層に、複数の凹凸または開口部を設ける。また、第２の無機絶縁層に設けられた複数の凹凸または開口部と重畳する領域の第３の無機絶縁層の表面に複数の凹凸を設ける。 （もっと読む）

【課題】フォトリソグラフィ工程の回数を削減し、製造工程を簡略化し、低いコストで歩留まり良く製造すること可能となる半導体装置の作製方法を提供する。
【解決手段】半導体膜を成膜し、レーザビームを遮蔽する遮蔽物を有するフォトマスクを通してレーザビームを照射し、半導体膜中の、フォトマスク中の遮蔽物が形成されない領域を介してレーザビームが照射された領域は昇華し、フォトマスク中の遮蔽物が形成された領域によりレーザビームが照射されなかった領域は昇華せずに島状半導体膜が形成され、ソース電極またはドレイン電極の一方である第１の電極と、ソース電極またはドレイン電極の他方である第２の電極が形成され、ゲート絶縁膜が形成され、ゲート絶縁膜上にゲート電極が形成される半導体装置の作製方法に関する。 （もっと読む）

【課題】絶縁層の被覆不良によるゲート電極層と半導体層とのショート及びリーク電流などの不良が防止された信頼性の高い半導体装置、及びそのような半導体装置の作製方法を提供することを目的とする。
【解決手段】絶縁表面上に複数の半導体素子を形成するために、連続した一つの半導体層中に半導体素子として機能する素子領域と、ＰＮ接合の繰り返しにより素子領域間を電気的に分離する機能を有する素子分離領域を形成する。素子分離領域は、連続した一つの半導体層において、素子間を電気的に分離するために、選択的に酸素、窒素、及び炭素のうち少なくとも一種以上の不純物元素及び接する素子領域と逆導電型を付与する不純物元素を添加して形成する。 （もっと読む）

【課題】素子を過大電圧から保護するツェナーダイオードによって、余分な面積を必要としない半導体装置を実現する。
【解決手段】ｐ型基層１０２と埋め込み絶縁層１０４と活性層１０６が積層されているＳＯＩ基板１００の活性層１０６の一部に素子領域１２２が形成されており、素子領域を一巡する素子領域分離用絶縁壁１２４が形成されている。素子領域分離用絶縁壁１２４は、活性層１０６の表面から埋め込み絶縁層１０４を貫通してｐ型基層１０２に至っている。素子領域分離用絶縁壁１２４の壁厚の内側に導体１３２が形成されており、導体１３２はｎ型領域１３０とｐ型基層１０２で形成されるツェナーダイオード１３１を介して接地される。 （もっと読む）

【課題】ソース／ドレイン領域からの不純物の拡散を抑制することができるＳＯＩ構造を有する半導体装置を提供する。
【解決手段】主表面を有する単結晶シリコン層は、埋込酸化膜２上に形成されている。第１導電型の１対のソース／ドレイン領域１４は、単結晶シリコン層の主表面にチャネル領域を規定するように形成されている。ゲート電極１２は単結晶シリコン層の主表面上にゲート絶縁膜１１を介して形成されている。フィールド酸化膜１３は単結晶シリコン層の主表面に形成され、単結晶シリコン層を複数の単結晶シリコン層３に分離している。単結晶シリコン層３とフィールド酸化膜１３との境界近傍の単結晶シリコン層３に窒素が導入されている。窒素の濃度プロファイルは、フィールド酸化膜１３に接する単結晶シリコン層３表面に窒素パイル・アップ領域８を有している。 （もっと読む）

【目的】ＳＯＳ基板上への集積回路の製造プロセスにおいて、基板加熱中に発生する基板の反りを抑制する、あるいは反ってしまった基板をいち早く修復する。
【解決手段】ＳＯＳ基板１４、ポリシリコン膜１５及びシリコン窒化膜１７からなる構造体１８の、上側表面の外周から、直径方向に距離を空けた位置に最外側の素子分離領域１９ａを形成することで、放熱領域２１と素子領域２３とを区画する。更に、放熱領域上に良熱伝導性を有するゲートポリシリコン膜２５及び、タングステンシリサイド膜２７を順次形成する。 （もっと読む）

【課題】半導体膜のチャネル領域の端部におけるゲート絶縁膜の段切れや薄膜化により生じる半導体膜とゲート電極とのショートやリーク電流を抑制する半導体装置および当該半導体装置の作製方法の提供を課題とする。
【解決手段】基板上に連続して設けられた半導体膜と、半導体膜の上方にゲート絶縁膜を介して設けられた導電膜と、導電膜と重ならない半導体膜に形成されたソース領域及びドレイン領域と、導電膜の下方に位置する半導体膜であってソース領域とドレイン領域の間に形成されたチャネル領域とを有する複数の薄膜トランジスタと、導電膜と重ならない半導体膜であってソース領域及びドレイン領域と隣接して設けられた不純物領域とを有し、導電膜をチャネル領域及びチャネル領域に隣接する半導体膜上に設ける構成とする。 （もっと読む）

【課題】有機半導体層の表面損傷を防止し、オフ電流を減少させうる有機薄膜トランジスタを提供する。
【解決手段】基板１１０と、基板１１０上に形成されたソース／ドレイン電極１２／１２５と、基板１１０上に形成され、ソース／ドレイン電極１２／１２５及びそれらの間にかけて形成されるチャンネル層１３５を含む半導体層１３０と、半導体層１３０上に形成されるゲート絶縁膜１４０と、半導体層１３０とゲート絶縁膜１４０とにかけて形成されて、チャンネル層１３５を分離させるための分離パターン１４５と、チャンネル層１３５の上部のゲート絶縁膜１４０上に形成されるゲート電極１５５とを含むＯＴＦＴ。 （もっと読む）

【課題】 絶縁体上に形成される半導体層の配置位置に制約を伴うことなく、信頼性の高い半導体層を絶縁体上に安価に形成する。
【解決手段】 第１半導体層２上に第２半導体層３を形成し、開口部８を介してエッチングガスまたはエッチング液を第１半導体層２に接触させることにより、第１半導体層２の一部をエッチング除去し、半導体基板１と第２半導体層３との間に空洞部９を形成した後、空洞部９内の半導体基板１および第２半導体層３の表層に熱酸化膜１０を形成し、ＣＶＤ法により開口部８を介して空洞部９内に埋め込み絶縁膜１１を埋め込む。 （もっと読む）