【課題】化合物半導体層を形成する前の基板の状態で非接触のスクリーニングを行うことで、事前に化合物半導体層の不良発生を認識してこれを防止することができ、歩留まりの向上及び製造コストの削減を可能とする信頼性の高い化合物半導体装置を得る。
【解決手段】偏光レーザ１２によりＳｉＣ基板１の基板面に偏光レーザ光を照射し、検出部１３によりＳｉＣ基板１からの発光を検出し、表示部１４によりＳｉＣ基板１の発光強度の面内分布を得て、ＳｉＣ基板１の窒素混入量を評価した後、ＳｉＣ基板１の上方に化合物半導体積層構造２を形成する。 （もっと読む）

【課題】ノーマリオフで動作するとともに、高い耐圧と低いオン抵抗を具備した半導体装置を提供すること。
【解決手段】 半導体装置１では、ドレイン電極２１が第１ヘテロ接合面３２に形成される２次元電子ガス層に対して電気的に接続可能に構成されており、ソース電極２９が第１ヘテロ接合面３２に形成される２次元電子ガス層から電気的に絶縁可能に構成されているとともに第２ヘテロ接合面３４に形成される２次元電子ガス層に対して電気的に接続可能に構成されており、ゲート部２８が第２ヘテロ接合面３４に対向しており、導通電極２５が第１ヘテロ接合面３２及び第２ヘテロ接合面３４に形成される２次元電子ガス層の双方に対して電気的に接続可能に構成されている。第１ヘテロ接合面３２に形成される２次元電子ガス層の電子濃度は、第２ヘテロ接合面３４に形成される２次元電子ガス層の電子濃度よりも濃い。 （もっと読む）

【課題】電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法を提供する。
【解決手段】ＧａＮ系の半導体層ＧＬ１０と、ＧａＮ系の半導体層上に備えられた電極構造体５００Ａ，５００Ｂと、を備え、電極構造体５００Ａ，５００Ｂは、導電物質を含む電極要素５０Ａ、５０Ｂと、電極要素５０Ａ，５０ＢとＧａＮ系の半導体層２００との間に備えられた拡散層５Ａ、５Ｂと、を備え、拡散層５Ａ，５Ｂは、ｎ型ドーパントを含み、ｎ型ドーパントは、４族元素を含み、拡散層と接触したＧａＮ系の半導体層２００の領域は、ｎ型ドーパント（例えば、４族元素）でドーピングされる窒化ガリウム系の半導体素子である。 （もっと読む）

【課題】複数のチャネルを有する窒化物半導体装置において、ノーマリオフかつ低オン抵抗を実現する技術を提供する。
【解決手段】第１の窒化物半導体層３，５，７と、第１の窒化物半導体層よりも禁制帯幅が大きい第２の窒化物半導体層５，６，８とが積層されたヘテロ接合体を少なくとも２つ以上有する窒化物半導体積層体１０を備え、窒化物半導体積層体１０に設けられたドレイン電極１４と、ソース電極１３と、ドレイン電極１４とソース電極１３の両者に対向して設けられたゲート電極１５，１６とを有し、ドレイン電極１４とソース電極１３は、窒化物半導体積層体１０の表面または側面に配置され、ゲート電極１５，１６は、窒化物半導体積層体１０の深さ方向に設けられた第１ゲート電極１５と、該第１ゲート電極１５と窒化物半導体積層体１０の深さ方向の配置深さが異なる第２ゲート電極１６とを有する。 （もっと読む）

【課題】ドーピング密度を増やすことなく、高濃度キャリア走行部を形成でき、高い移動度と低いオン抵抗を実現できる電界効果トランジスタの製造方法および電界効果トランジスタを提供する。
【解決手段】この電界効果トランジスタ１は、窒素ドープｎ型ＳｉＣドリフト層１２のキャリア走行部１４を挟むように形成されたソース１３とドレイン１５とを備える。ソース１３とドレイン１５は、エッチングによってキャリア走行部１４に隣接して形成された段部１６,１７を有する。キャリア走行部１４は、段部１６,１７の段差面１６Ａ,１７Ａに紫外光を照射することによって段部１６,１７から延びるように形成された積層欠陥部１８を有する。積層欠陥部１８は、３Ｃ‐ＳｉＣの結晶構造を持ち、量子井戸構造のようにふるまうことからキャリアがここに多数閉じ込められる。 （もっと読む）

【課題】オン抵抗を増加させることなく、ノーマリーオフとなる半導体装置を提供する。
【解決手段】基板１１の上に形成された第１の半導体層１３と、第１の半導体層１３の上に形成された第２の半導体層１４と、第２の半導体層１４の上に形成された第３の半導体層１５と、第３の半導体層１５の上に形成されたゲート電極２１と、第２の半導体層１４の上に形成されたソース電極２２及びドレイン電極２３と、を有し、第３の半導体層１５には、半導体材料にｐ型不純物元素がドープされており、第３の半導体層において、ゲート電極の直下にはｐ型領域１５ａが形成されており、ｐ型領域１５ａを除く領域は、ｐ型領域１５ａよりも抵抗の高い高抵抗領域１５ｂが形成されている半導体装置。 （もっと読む）

【課題】堆積速度が速く、好ましくは約７００℃以下のような低いプロセス温度を維持し、置換型炭素濃度が高い、ＳｉとＣを含有する選択エピタキシャル層を得る方法を提供する。
【解決手段】基板上にＳｉとＣを含有するエピタキシャル層を形成する方法であって、単結晶表面と、アモルファス表面、多結晶表面及びこれらの組み合わせより選ばれる少なくとも一つの第二表面とを含む基板をプロセスチャンバ内に配置するステップと、プロセスチャンバ内の圧力を少なくとも３００トールに維持しつつ、該基板をシリコン源と、炭素源と、リン源にさらして、該基板の少なくとも一部にリンがドープされたＳｉ：Ｃエピタキシャル膜を形成するステップと、７００℃以下のプロセスチャンバ内の温度の下で、ＨＣｌを含むエッチングガスに該基板をさらすことにより該基板を更に処理するステップと、を含む。 （もっと読む）

【課題】横型ＤＭＯＳの素子面積の増大を抑制し高耐圧化をはかる。
【解決手段】第１の半導体素子100Ａは、第１半導体層１２Ａと、第２半導体層１４Ａと、第２半導体層に隣接する第３半導体層１６Ａと、第１絶縁層２０Ａと、第２半導体層の表面に選択的に設けられた第１ベース領域３０Ａと、第１ベース領域の表面に選択的に設けられた第１ソース領域３２Ａと、第１絶縁層の内部に設けられた第１ゲート電極４０Ａと、第１ベース領域の下に設けられ、第１半導体層の表面から第１ベース領域の側に延在する第１ドリフト層１８Ａと、第１ソース領域３２Ａに対向し、第１絶縁層２０Ａを挟んで第３半導体層１６Ａの表面に設けられた第１ドレイン領域３４Ａを有す。第１ドリフト層１８Ａの不純物元素の濃度は、第１半導体層１２Ａの不純物元素の濃度よりも低い。第１ドリフト層の不純物元素の濃度は、第２半導体層１４Ａの不純物元素の濃度よりも高い。 （もっと読む）

【課題】内蔵する環流ダイオードの順方向電圧が低く、高耐圧で、低オン抵抗の、ノーマリオフ型の窒化物半導体装置を提供する。
【解決手段】窒化物半導体装置は、基板１、第１の窒化物半導体層３、第２の窒化物半導体層４、及び第２の窒化物半導体層上４に設けられた、ソース電極５、ドレイン電極６、第１のゲート電極９、ショットキー電極１０、第２のゲート電極１２、を備える。第２の窒化物半導体層４と第１の窒化物半導体層３との界面には、２次元電子ガスが形成される。第１のゲート電極９はノーマリオフ型ＦＥＴ２０のゲート電極であり、ソース電極５とドレイン電極６との間に設けられる。ショットキー電極１０は、第１のゲート電極９とドレイン電極６との間に設けられる。第２のゲート電極１２はノーマリオン型ＦＥＴ２１のゲート電極であり、ショットキー電極１０とドレイン電極６との間に設けられる。 （もっと読む）

【課題】良好な特性の確保、素子サイズの増加の回避、及び製造プロセスの簡素化を実現できる半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板１１１の主面に、ＬＯＣＯＳ酸化膜１１２ｂを含む酸化膜１１２を形成する工程と、Ｓｉ基板１１１の主面の側に、ソース・ゲート形成領域１１３ａとドレイン形成領域１１３ｂとを形成する工程と、レジスト１１６をマスクとして、Ｓｉ基板１１１の主面の側のＬＯＣＯＳ酸化膜１１２ｂで覆われていないトレンチ１１４を通してイオン１１７注入を行い、イオン注入層１１８を形成する工程と、ＬＯＣＯＳ酸化膜１１２ｂ上及びソース・ゲート形成領域１１３ａ上を部分的に覆うようにゲート電極１１９を形成する工程とを有し、イオン注入層１１８のゲート電極１１９側の端部とゲート電極１１９のイオン注入層１１８側の端部との間に間隔１２１が存在するように、各工程を行う。 （もっと読む）

【課題】オン電圧の低減と、破壊耐量確保、高速スイッチングを同時に実現できる横型ＩＧＢＴを提供する。
【解決手段】エミッタ側にｎ型バリア層１５を形成することで、ホールのバリアとして機能させ、コレクタ側から注入されたホールがエミッタ側のチャネルｐウェル層６に流れ出てホール濃度が低下することを防止する。これにより、エミッタ近傍のｎ^-型ドリフト層２内のキャリア濃度を上げることが可能となり、オン電圧の低減が可能となる。また、コレクタ側において、コレクタ電極１２のうちｐ⁺型層４ａと接触している部分をオーミック接触、ｐ型層４ｂと接触している部分をショットキー接触とする。このショットキー接触とされた部分において、コレクタ側からのホールの注入が抑制され、蓄積キャリアを低減して、寄生バイポーラトランジスタがオンし難くなるようにできる。よって、低オン電圧を維持しながらスイッチング耐圧を確保することが可能となる。 （もっと読む）

【課題】窒化物半導体層をチャネルとして用いたトランジスタにおいて、オン抵抗を低くしつつ、閾値電圧を高くする。
【解決手段】キャップ層４００と障壁層３００の界面、及びチャネル層２００とバッファ層１００の界面には圧縮歪が生じており、障壁層３００とチャネル層２００の界面には引張り歪が生じている。このため、キャップ層４００と障壁層３００の界面、並びにチャネル層２００とバッファ層１００の界面において、負の電荷が正の電荷よりも多くなっており、障壁層３００とチャネル層２００の界面において、正の電荷が負の電荷よりも多くなっている。チャネル層２００は、第１層、第２層、及び第３層の積層構造を有している。第２層は、第１層及び第３層よりも電子親和力が大きい。 （もっと読む）

【課題】高耐圧性をより確実に実現することができる電界効果トランジスタを提供すること。
【解決手段】窒化物系化合物半導体からなる電界効果トランジスタであって、基板上に形成されたキャリア走行層と、前記キャリア走行層上に形成され、前記キャリア走行層とは反対の導電型を有し、前記キャリア走行層内部に到る深さまで形成されたリセス部によって分離したキャリア供給層と、前記分離した各キャリア供給層上に前記リセス部を挟んで形成されたソース電極およびドレイン電極と、前記分離した各キャリア供給層上にわたって前記リセス部内における前記キャリア走行層の表面を覆うように形成されたゲート絶縁膜と、前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極と、を備え、前記リセス部の前記キャリア供給層上面からの深さが、前記キャリア供給層の層厚より大きく２００ｎｍ以下である。 （もっと読む）

【課題】低オン抵抗であって、かつ、ノーマリーオフの電界効果型トランジスタを提供する。
【解決手段】基板１０の上に形成された電子走行層１１と、電子走行層１１の上に、電子走行層１１よりもバンドギャップの広い半導体により形成された電子供給層１２と、電子供給層１２の上に、電子供給層よりもバンドギャップの狭い半導体により形成されたバリア形成層１３と、バリア形成層１３の上に、不純物のドープされた半導体により形成された上部チャネル層１４と、バリア形成層１３及び上部チャネル層１４を除去することにより形成されたバリア形成層１３及び上部チャネル層１４の側面と、側面に形成された絶縁膜２０と、絶縁膜２０を介し形成されたゲート電極２１と、上部チャネル層１４と接続されるソース電極２２と、電子供給層１２または電子走行層１１と接続されるドレイン電極２３と、を有する。 （もっと読む）

【課題】ショットキー障壁の高さおよび幅を容易に制御すると共に寄生抵抗が低く、且つ短チャネル効果を効果的に抑制する。
【解決手段】金属ソース・ドレイン電極(ニッケルシリサイド)６とＰ型シリコン基板１との間に、セシウム含有領域５を形成している。こうして、金属ソース・ドレイン電極６近傍のセシウムをイオン化して正孔に対するエネルギー障壁高さを大きくし、金属ソース・ドレイン電極６とＰ型シリコン基板１との間のリーク電流を著しく低減する。また、チャネルと金属ソース・ドレイン電極６との間のショットキー障壁の高さおよび幅を実効的に小さくして寄生抵抗を著しく低減する。したがって、金属シリサイドの厚み(深さ)をイオン注入による制約なしに決定でき、極めて浅いソース・ドレインを形成して良好な短チャネル効果特性を得ることができる。 （もっと読む）

【課題】ゲート電極とチャネル層との間の障壁層に低抵抗領域を備えた構成において、ゲートリーク電流を防止することによりドレイン電流の最大値の向上を図ることが可能な半導体装置を提供する。
【解決手段】化合物半導体で構成されたチャネル層１４と、チャネル層１４上に設けられた上部障壁層１５とを備え、上部障壁層１５における表面層には、不純物を含有することにより周囲よりも低抵抗に保たれた低抵抗領域１５ｇが設けられている。また、この低抵抗領域１５ｇを挟んだ位置において上部障壁層１５に接続されたソース電極１７ｓおよびドレイン電極１７ｄを備えている。さらに、低抵抗領域１５ｇ上に設けられたゲート絶縁膜１８と、このゲート絶縁膜１８を介して低抵抗領域１５ｇ上に設けられたゲート電極１９とを備えている。 （もっと読む）

【課題】半導体基板における抵抗やコンタクト抵抗を低減させた半導体装置及びその製造方法を提供すること。
【解決手段】半導体装置は、シリコン層と、シリコン層に形成され、第１不純物を含有する金属シリサイド層と、を備える。シリコン層は、金属シリサイド層が形成されていない領域において、第１不純物に起因するエンド・オブ・レンジ欠陥を有していない。 （もっと読む）

【課題】改善された高周波性能およびオン状態特性を可能にするＭＯＳデバイスを提供すること。
【解決手段】ＭＯＳデバイスは、第１の伝導型の半導体層と、半導体層の上面に近接して半導体層中に形成された第２の伝導型の第１および第２のソース／ドレイン領域とを含む。第１および第２のソース／ドレイン領域は、互いに間隔を開けて配置されている。ゲートは、少なくとも部分的に第１のソース／ドレイン領域と第２のソース／ドレイン領域との間の半導体層の上に形成され、かつ半導体層から電気的に絶縁されている。第１および第２のソース／ドレイン領域のうちの少なくとも特定の１つは、半導体層とその特定のソース／ドレイン領域との間の接合の幅よりも実質的に大きな実効幅を有して形作られている。 （もっと読む）

【課題】ダイオード部とトランジスタ部の面積比率を自由に設定することが可能な窒化物系半導体装置を提供することを目的とする。
【解決手段】第１ＨＥＭＴ部３０及び第２ＨＥＭＴ部３１から成るトランジスタ部１と、第１電極２４と電気的に短絡された第１ショットキー電極２８及び第１ゲート電極２６と電気的に第２ショットキー電極２９から成るダイオード部２と、を備えて構成されている。また、第１電極２４と第２電極２５との間の領域に第１電極２４に沿って、第１ゲート電極２６及び第１ショットキー電極２８が交互に形成され、かつ、第２電極２５に沿って、第２ゲート電極２７及び第２ショットキー電極２９が交互に形成されている。さらに、第１ゲート電極２６と第２ゲート電極２７とは、対向して形成されており、第１ショットキー電極２８と第２ショットキー電極２９とは対向して形成されている。 （もっと読む）

【課題】特性の優れた半導体装置を提供する。
【解決手段】本発明の一態様にかかる半導体装置は、半導体基板１に設けられた第１導電型のＮ−型オフセット層８と、トレンチ１２を有し、Ｎ−型オフセット層８の間に設けられた第２の導電型のチャネル領域１３と、チャネル領域１３の上に形成され、トレンチ１２に埋設されたトレンチゲート１０を有するゲート電極４と、を備えたトランジスタを含み、ゲート幅方向におけるトレンチゲート１０の幅がゲート長方向の位置に応じて変化しているものである。 （もっと読む）