説明

Fターム[5F140AC12]の内容

絶縁ゲート型電界効果トランジスタ (137,078) | 動作、用途、素子構造 (4,642) | 量子効果素子 (56) | トンネルトランジスタ (46)

Fターム[5F140AC12]の下位に属するFターム

Fターム[5F140AC12]に分類される特許

1 - 15 / 15


【課題】高耐圧及び高電流の動作が可能な半導体素子及びその製造方法を提案する。
【解決手段】内部に2次元電子ガス(2DEG)チャンネルを形成する窒化物半導体層30と、窒化物半導体層30にオーミック接合されたドレイン電極50と、ドレイン電極50の方向に突出した多数のパターン化された突起61を備え、内部に窒化物半導体層30にオーミック接合されるオーミックパターン65を含むソース電極60と、ドレイン電極50とソース電極60との間の窒化物半導体層30上に、且つ、パターン化された突起61を含んでソース電極60上の少なくとも一部に亘って形成された誘電層40と、一部が、誘電層40を間に置いてソース電極60のパターン化された突起61部分及びドレイン方向のエッジ部分の上部に形成されたゲート電極70と、を含んでなる。 (もっと読む)


【課題】1回のリソグラフィ工程によりセルフアラインでトンネルトランジスタを製造する方法を提供する。
【解決手段】ゲート絶縁膜及びゲート電極が積層された半導体基板上に第1の絶縁膜を形成しリソグラフィにより第1の絶縁膜の端部に第1の絶縁膜とは薬品選択性が異なりゲート電極位置を画定する第2の絶縁膜を形成する工程と、第1及び第2の絶縁膜をマスクにゲート電極の一端を画定する工程と、第1及び第2の絶縁膜をマスクにして第1導電型不純物を半導体基板に導入しソースを形成する工程と、半導体基板全面に第1の絶縁膜とは薬品選択性が異なる第3の絶縁膜を被覆する工程と、該第3の絶縁膜の一部を除去することにより該第1の絶縁膜を選択的に除去する工程と、第2及び第3の絶縁膜をマスクにしてゲート電極を形成した後、第2導電型不純物を半導体基板に導入しドレインを形成する工程を含むトンネルトランジスタの製造方法。 (もっと読む)


【課題】トンネルトランジスタにおいて、その寄生容量を低減したゲート電極を提供する。
【解決手段】ゲート絶縁膜201を介して形成されたゲート電極202を挟むように形成された、第1導電型のソース領域121及び前記第1導電型とは逆導電型の第2導電型のドレイン領域122と、基板101内において前記ソース領域121と前記ドレイン領域122との間に形成された、第2導電型のチャネル領域123とを備える。そして、前記ゲート絶縁膜201は、前記ソース領域上に位置し、チャネル幅方向に平行な第1のエッジE1と、前記チャネル領域上又は前記ソース領域上に位置し、チャネル幅方向に平行な第2のエッジE2とを有し、第1の膜厚を有する第1の絶縁膜部分を有する。さらに、前記ゲート絶縁膜201は、前記第1の絶縁膜部分に対して前記ドレイン領域側に位置し、前記第1の膜厚よりも厚い第2の膜厚を有する第2の絶縁膜部分を有する。 (もっと読む)


【課題】トンネルFETの閾値ばらつきの抑制をはかる。
【解決手段】Si1-x Gex (0<x≦1)の第1の半導体層13上にゲート絶縁膜21を介して形成されたゲート電極22と、Geを主成分とする第2の半導体と金属との化合物で形成されたソース電極24と、第1の半導体と金属との化合物で形成されたドレイン電極25と、ソース電極24と第1の半導体層13との間に形成されたSi薄膜26とを具備した半導体装置であって、ゲート電極22に対しソース電極24のゲート側端部とドレイン電極25のゲート側端部とは非対称の位置関係にあり、ドレイン電極25のゲート側の端部の方がソース電極24のゲート側の端部よりも、ゲート電極22の端部からゲート外側方向に遠く離れている。 (もっと読む)


トンネル電界効果トランジスタ(TFET)は、ソース領域(110、210)、ドレイン領域(120、220)、ソース領域とドレイン領域との間のチャネル領域(130、230)、及びチャネル領域に隣接するゲート領域(140、240)を含む。ソース領域は、第1のIII族材料と第1のV族材料とを有する第1の化合物半導体を含み、チャネル領域は、第2のIII族材料と第2のV族材料とを有する第2の化合物半導体を含む。ドレイン領域は、第3のIII族材料と第3のV族材料とを有する第3の化合物半導体を含む。
(もっと読む)


【課題】ソース電極およびドレイン電極と、チャネル領域との間に形成されるショットキー障壁を共鳴障壁とすることによって、モノリシックな、微分負性抵抗特性を有する半導体装置を提供する。
【解決手段】金属を含有するソース電極102と、金属を含有するドレイン電極104と、このソース電極102とこのドレイン電極104とにはさまれ、半導体で形成されるチャネル領域106とを備える半導体装置であって、ソース電極102およびドレイン電極104と、チャネル領域106との間にショットキー障壁が形成され、これらのショットキー障壁が共鳴障壁となることによって、微分負性抵抗特性を示すよう動作することを特徴とする半導体装置。 (もっと読む)


【課題】改善した能力を備えた、MOSFETやHEMTなどの半導体トランジスタ素子を提供する。
【解決手段】本発明に係る半導体トランジスタ素子は、トランジスタがオンしたとき、電流をトランジスタに通すために、キャリアが移動できるチャネル層を含むチャネルエリア(1)と、チャネル層に対して電流を供給するために、チャネル層と接触したソースエリア(4)およびドレインエリア(5)と、ゲート電極(3)とを備え、好ましくは、ゲート電極とチャネル層との間にゲート誘電体(2)が設けられ、前記チャネル層はIII−V族材料からなり、前記ソースエリアおよびドレインエリアはSiGe(SiGe1−x、xは0と100%の間)を含み、ヘテロ接合(30,31)がIII−V族材料とSiGeの間に存在し、前記ヘテロ接合は、前記電流が前記ヘテロ接合を通過するように配置されており、前記ヘテロ接合(30,31)は、前記ゲート誘電体(2)または前記ゲート電極と交差するように配向している。 (もっと読む)


【課題】トンネル電界効果トランジスタ(TFET)は、金属酸化物電界効果トランジスタ(MOSFET)の後継者と考えられるが、シリコンベースのTFETは一般に低いオン電圧、トンネルバリアの大きな抵抗による欠点が問題となる。より高いオン電流を得るために、異なった半導体材料(例えばゲルマニウム(Ge))からなるヘテロ構造を備えた細長い単結晶ナノ構造ベースのTFETが用いられる。
【解決手段】TFETのソース(又は代わりにドレイン)領域として機能する、異なった半導体材料からなる細長い単結晶ナノ構造を導入する。ヘテロ部分の導入は、シリコンとゲルマニウムの間の格子不整合が高い欠陥界面とならないように行われる。従来のMOSFETに匹敵する、静的電力の低減と同様に動的電力の低減が行われる。細長い単結晶ナノ構造のSi/GeTFETによる超高密度オンチップトランジスタを用いた、多層の論理が期待される。 (もっと読む)


本明細書では、フォトリソグラフィ基準寸法未満の巾を持つトランジスタボディを囲うゲートを具えた、垂直トンネリング・トランジスタを開示する。こうしたサラウンディングゲートを具えた薄型トンネリング・トランジスタを使って、閾値下漏洩を少なくできる。種々の実施形態群では、基板上に形成した非晶質構造体から結晶質ナノFinを成長させるか、結晶質基板をエッチングして結晶質基板から結晶質ナノFinを劃定するようにするか、あるいは、基板上に形成した非晶質構造体から結晶質ナノワイヤを成長させるか、のいずれかの手法により、リソグラフィ基準寸法以下の基板を得る。他の態様群および実施形態群についても本明細書に開示してある。
(もっと読む)


本発明は、ソース(24)およびドレイン(29)、並びにこれらのソースとドレインの間に配置されたバリア領域(27)を備えたトランジスタ(21)を提案する。バリア領域は、半導体材料の真性または低濃度ドーピング領域(26,28)によってソースおよびドレインから分離されている。バリア領域と真性または低濃度ドーピング領域との界面にポテンシャルバリアが形成される。ゲート電極(32)はポテンシャルバリアの付近に設けられ、ゲート電極に適切な電圧を印加することによって、ポテンシャルバリアの実効的な高さおよび/または幅を調整することができる。
(もっと読む)


【課題】 特性を安定にでき、製造コストが安価で、高集積化を行い易く、また、効果的に消費電力の低減を行うことができる電子装置とその製造方法を提供すること。
【解決手段】 電子装置は、絶縁体101の中に、金属で形成された第1領域102及び第2領域103と、この第1領域102と第2領域103で挟まれた第3領域104を備える。この第3領域は、第1及び第2領域102,103を形成する金属元素と同じ金属元素で形成されて、直径が20nm以下の微粒子を有する。第1領域102及び第2領域103は、第3領域104よりも、金属濃度が高くて電気抵抗が小さい。第1領域102と第2領域103とに電圧が印加されて、第3領域104を単一の電荷がトンネルする。第1領域102と、第2領域103と、第3領域104とは、互いに同じ金属元素を含むので、互いの境界に形成される障壁を安定にできる。 (もっと読む)


【課題】熱的安定性に優れ、素子破壊もないスピン注入FETを提供する。
【解決手段】本発明の例に関わるスピン注入FETは、磁化方向が固定される第1強磁性体11aと、スピン注入電流により磁化方向が変化する第2強磁性体11bと、第1及び第2強磁性体11a,11b間のチャネル上に形成されるゲート電極15と、チャネルに流れるスピン注入電流の向きを制御し、第2強磁性体11bの磁化方向を決定する第1ドライバ/シンカーPA,PB,NA,NBと、第2強磁性体11bの磁化容易軸方向の磁場を発生させるアシスト電流を流す配線BL(R)と、配線BL(R)を流れるアシスト電流の向きを制御する第2ドライバ/シンカーPC,PD,NC,NDとを備える。 (もっと読む)


【課題】 高耐圧特性を確保しつつデバイスセルピッチを縮小した、低オン抵抗の半導体装置を提供する。
【解決手段】 P型半導体基板10の表層部に、P型半導体基板10よりも十分に高い不純物濃度で形成されたP++型ソース領域40は、少なくともその側面の一部でN-型延長ドレイン領域20と接するように形成されている。ゲート電極70は、N-型延長ドレイン領域20上に、ゲート絶縁膜65を介して形成されており、P++型ソース領域40の端部付近をも覆っている。ゲート電極70に所定の電圧を印加するオン時には、ゲート電極70下のN-型延長ドレイン領域20の表面に縮退領域が現れ、ドレイン電極50とソース電極80との境界部をトンネル電流が流れる。 (もっと読む)


本発明は、長手方向及び横方向の延長部を有するナノチューブと、ナノチューブの少なくとも第1部分を支持する構造と、その横方向の延長部によって定義されている第1方向においてナノチューブに対して力を作用させる第1手段と、を有するナノチューブ装置(100)に関するものである。ナノチューブの少なくとも第2部分は、力が一定のレベルを超過した際に、ナノチューブの第2部分がその横方向の延長部の方向において曲がり、これによって第1電気回路を閉じるように、構造の支持部を超えて突出している。好適には、力をナノチューブに対して作用させる第1手段は、電気的な手段であり、この力は、電圧をこの手段に印加することによって生成される。本装置は、ソース及びドレイン電極の両方において量子力学トンネル現象を実現する。
(もっと読む)


【課題】 増幅回路を用いなくても1Mbit/s以上の乱数生成レートが可能となるような物理現象中のランダムノイズを利用した乱数生成素子を提供することを目的とする。
【解決手段】 半導体表面との間で非常に薄いトンネル絶縁膜を介して電子の充放電が可能な導電性微粒子をチャネル上に設け、チャネル幅Wを狭く、かつ導電性微粒子の面密度Ddotを多く、かつチャネル〜導電性微粒子間のトンネル抵抗を小さくする。例えば、膜厚0.8nmのシリコン窒化膜をトンネル絶縁膜とするバルク基盤上の素子の場合、チャネル幅W=0.1μm、平均粒径d=8nm程度のSi微結晶粒子群を1.7×10cm−2程度の面密度で形成すると、1MHzのノイズ成分を0.1%にできる。 (もっと読む)


1 - 15 / 15