【課題】窒化物半導体を用いた電界効果トランジスタで、高いドレイン電流が実現できるようにする。
【解決手段】ドレイン電極１０７とゲート領域１２１との間のドレイン領域１２３の距離は、ソース電極１０６とゲート領域１２１との間のソース領域１２２の距離より長く形成され、加えて、ゲート電極１０４は、ゲート領域１２１からソース電極１０６の側に延在する延在部１４１を備えて形成されている。ゲート電極１０４のソース電極１０６の側への延在部１４１により、ゲート電極１０４に対する電圧印加でソース領域１２２のチャネル層１０１における電子濃度が増加可能とされている。 （もっと読む）

【課題】改善された性能を有し、かつ縮小されたサイズを有することのできるコーナートランジスターを提供する。また、コーナートランジスターを製作する方法を提供し、それがトランジスターの性能を改善するとともに、簡単なプロセスを介して、そのサイズを縮小することができる。
【解決手段】この発明のコーナートランジスターを製作する方法を以下に記述する。分離構造（isolation structure）が基板中に形成されて能動エリア（active area）を定義する。処理プロセスが実施されて、能動エリア中の基板がそのトップエッジに鋭いコーナーを有するようにする。能動エリア中の基板がゲート誘電層により被覆される。ゲート導体がゲート誘電層上に形成される。ソース領域およびドレイン領域がゲート導体両側の基板中に形成される。 （もっと読む）

【課題】低コストでしきい値電圧のバラツキの少ないノーマリーオフ化されたＨＥＭＴを提供する。
【解決手段】基板１０の上方に半導体層２１〜２４を形成する工程と、半導体層２３〜２４にフッ素成分を含むガスを用いたドライエッチングによりリセス５１となる開口部を形成する工程と、半導体層を加熱することによりリセス５１の側面及び底面に付着しているフッ素を半導体層２２〜２４に拡散させフッ素を含む領域を形成する工程と、リセス５１の内面及び半導体層２２〜２４上に絶縁膜３０を形成する工程と、リセス５１が形成されている領域に絶縁膜３０を介し電極４１を形成する工程と、を有する。 （もっと読む）

【課題】信頼性の劣化及び素子のばらつきを抑制しつつ、所望の閾値電圧を実現する。
【解決手段】実施形態による複数の閾値電圧を有する半導体装置５００は、基板５０２と、第１の閾値電圧を有する基板上の第１のトランジスタ５１０と、第２の閾値電圧を有する基板上の第２のトランジスタ５３０とを具備する。第１のトランジスタは、基板の第１のチャネル領域上に形成された第１の界面層５１６と、第１の界面層上に形成された第１のゲート誘電体層５１８と、第１のゲート誘電体層上に形成された第１のゲート電極５２０，５２２とを具備する。第２のトランジスタは、基板の第２のチャネル領域上に形成された第２の界面層５３６と、第２の界面層上に形成された第２のゲート誘電体層５３８と、第２のゲート誘電体層上に形成された第２のゲート電極５４０，５４２とを具備する。第２の界面層は第１の界面層内になくかつＳｉ、Ｏ及びＮと異なる添加元素を有する。第１及び第２の閾値電圧は異なる。第１及び第２のトランジスタは同一の導電型である。 （もっと読む）

【課題】１回のゲート絶縁膜形成工程で複数の厚みのゲート絶縁膜を同一の半導体基板上に形成することができるとともに、ゲート絶縁膜に酸化促進物質による欠陥が発生するのを抑制することができる半導体装置の製造方法の提供。
【解決手段】半導体基板の所定領域に拡散性を有する酸化促進物質を注入する酸化促進物質注入工程と、上記半導体基板に熱処理を行うことで当該半導体基板に上記酸化促進物質の注入量に応じた複数の厚みの酸化膜を形成する酸化膜形成工程と、上記所定領域に注入された酸化促進物質を拡散させることで上記酸化膜中に存在する上記酸化促進物質の濃度を低下させる酸化促進物質拡散工程とを備える。 （もっと読む）

【課題】航空機の配電システムでの使用に際しても、十分に信頼できる炭化シリコンを使用したＭＯＳＦＥＴを提供する。
【解決手段】炭化シリコンＭＯＳＦＥＴのゲート絶縁膜１６を、シリコンからなる第１の層と炭化シリコンからなる第２の層１５に貼着することによって、第１の層と第２の層との間に境界面を形成した後、シリコンからなる第１の層の一部又は全部を酸化することにより境界面に炭素クラスターの存在しないゲート絶縁膜１６を形成する。 （もっと読む）

【課題】高品質な半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、基板と、基板上に形成される半導体領域、半導体領域内に形成され、互いに分離されているソース領域及びドレイン領域、半導体領域内に形成され、ソース領域及びドレイン領域を分離するチャネル領域、チャネル領域上に形成され、１×１０^１９ａｔｏｍｓ／ｃｍ^２よりも大きいピーク濃度で、Ｓｉ、Ｏ、またはＮとは異なる少なくとも一つの要素を有する界面酸化層、及び界面酸化層上に形成され、実質的に界面酸化層に隣接する深さでｈｉｇｈ―ｋ／界面酸化層接合面を有するｈｉｇｈ―ｋ絶縁層を有するＭＯＳ（metal-oxide-semiconductor）トランジスタを備え、少なくとも一つの要素のピーク濃度の少なくとも一つの深さは、実質的にｈｉｇｈ―ｋ／界面酸化層接合面よりも下に位置する。 （もっと読む）

【課題】チャネル移動度と閾値電圧とのトレードオフの関係を打破し、チャネル移動度を向上させ、かつ、閾値電圧の低下を抑えた炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】この発明に係る炭化珪素半導体装置１ａの製造方法は、炭化珪素エピタキシャル層６を有する炭化珪素基板２の炭化珪素エピタキシャル層６上に、リンをドープした多結晶珪素膜１８を形成する工程と、多結晶珪素膜１８を熱酸化してゲート絶縁膜１２を形成する工程と、を備えた。 （もっと読む）

【課題】特性を向上できるＳｉＣ半導体装置の製造方法およびＳｉＣ半導体装置の製造装置を提供する。
【解決手段】ＳｉＣ半導体装置の製造方法は、ＳｉＣ半導体の第１の表面に第１の酸化膜を形成する工程（ステップＳ４）と、第１の酸化膜を除去する工程（ステップＳ５）と、ＳｉＣ半導体において第１の酸化膜が除去されることにより露出した第２の表面に、ＳｉＣ半導体装置を構成する第２の酸化膜を形成する工程（ステップＳ６）とを備える。第１の酸化膜を除去する工程（ステップＳ４）と、第２の酸化膜を形成する工程（ステップＳ６）との間において、ＳｉＣ半導体は大気が遮断された雰囲気内に配置される。 （もっと読む）

【課題】良好な特性を有しながら、半導体製造工程における半導体製造装置と半導体装置とへの金属汚染を抑制するような構造を有する半導体装置、および、その製造方法を提供する。
【解決手段】本発明の半導体装置は、ｎＭＯＳ ＳＧＴ２２０であり、第１の平面状シリコン層上２３４に垂直に配置された第１の柱状シリコン層２３２表面に並んで配置された、第１のｎ^＋型シリコン層１１３と、金属を含む第１のゲート電極２３６と、第２のｎ^＋型シリコン層１５７とから構成される。そして、第１の絶縁膜１２９が、第１のゲート電極２３６と第１の平面状シリコン層２３４との間に、第２の絶縁膜１６２が第１のゲート電極２３６の上面に配置されている。また、金属を含む第１のゲート電極２３６が、第１のｎ^＋型シリコン層１１３、第２のｎ^＋型シリコン層１５７、第１の絶縁膜１２９、および、第２の絶縁膜１６２に囲まれている。 （もっと読む）

【課題】半導体装置を構成する半導体層の表面上にＡｌＯｘ層を安価に形成でき、且つＡｌＯｘ層を厚膜化できる半導体装置の製造方法を提供する。
【解決手段】半導体基板１と、前記半導体基板１上に形成された窒化物系化合物半導体層２、３、４と、前記窒化物系化合物半導体層２、３、４上に隣接して形成された酸化アルミニウム層７と、を備える半導体装置の製造方法であって、
前記窒化物系化合物半導体層２、３、４上に多結晶又は非晶質の窒化アルミニウム層６を形成する第１の工程と、前記多結晶又は非晶質の窒化アルミニウム層６を熱酸化して前記酸化アルミニウム層７を得る第２の工程と、を備えることを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】配線の信頼性の高い半導体装置を提供する。
【解決手段】半導体基板４２上に台形状の凸部領域と台形状の凹部領域を設け、凹部領域のシリコン表面にはゲート酸化膜４５が設けられ、ゲート酸化膜上にはゲート電極４６が形成されている。凹部領域に設けられたゲート電極４６の両側の凸部領域にはソース・ドレイン高濃度領域４８が位置し、ソース・ドレイン高濃度領域４８とゲート電極４６の間にはソース・ドレイン低濃度領域４７が形成されている。ソース・ドレイン高濃度領域４８の上表面には第１層目の金属配線４９と第２層目の金属配線５０と第３層目の金属配線５２が積層され、ソース・ドレイン高濃度領域４８から第３金属配線までの接続にコンタクトホールやビアホールなどを利用していない。このように本発明の半導体装置は、コンタクトホールやビアホールなどの接続孔を形成しないで素子と配線との接続や配線間接続を行なうことができる。 （もっと読む）

【課題】チャネルイオン注入領域のドーピング濃度を相対的に低下しながらも所望のしきい電圧値を得ることができる揮発性メモリを提供する。
【解決手段】ゲート誘電体として順次積層された下部ゲート誘電体、電荷トラップのための中間ゲート誘電体、及び上部ゲート誘電体を備えたセルトランジスタと、ゲート誘電体として単一層の酸化膜を備えたロジック用トランジスタとで、揮発性メモリを構成する。 （もっと読む）

【課題】ＦＩＮ状の半導体部により構成されるＦＩＮ型トランジスタを有する半導体装置において、ＦＩＮ状の半導体部の上面の不純物濃度と側面の不純物濃度との差を小さくすることにより、ＦＩＮ型トランジスタの特性ばらつきを抑えて、信頼性を向上させる。
【解決手段】
ＦＩＮ状の半導体部１０の上面に２〜５ｎｍ程度の厚さのパッド絶縁膜３を形成し、ＦＩＮ状の半導体部１０の一方の側面に、第１注入角度θ１を有する斜め方向からクラスタイオンを注入した後、ＦＩＮ状の半導体部１０の他方の側面に、第１注入角度θ１と対称の第２注入角度θ２を有する斜め方向からクラスタイオンを注入する。その後、ＦＩＮ状の半導体部１０に注入されたクラスタイオンを活性化して、ソース領域およびドレイン領域の一部を構成する拡散領域を形成する。 （もっと読む）

【課題】初期故障や偶発故障の発生を低減する。
【解決手段】ＨＦＥＴ１は、下層のＧａＮ層１３およびＧａＮ層１３の一部を露出させるトレンチＴ１が形成された上層のＡｌＧａＮ層１４よりなるＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物半導体層上に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５上に形成されたゲート電極１６と、を備える。少なくともゲート絶縁膜１５と接触するトレンチＴ１底部のＧａＮ層１３上面には、原子層ステップが形成されている。原子層ステップのテラス幅の平均値は、０．２μｍ以上１μｍ未満である。 （もっと読む）

【課題】膜中欠損を生じさせることなくＧｅ基板の表面にＧｅ酸化膜を形成する。
【解決手段】Ｇｅ基板２の表面にＧｅ酸化膜を形成するプロセスシステム１の酸化炉１３において、１０００Ｐａ以下の圧力及び３００℃以下の基板温度のもとでＧｅ基板２にオゾン供給装置１１からオゾンガスを供して当該基板の表面にＧｅ酸化膜を形成する。室温よりも低温の基板温度のもとで前記基板に前記オゾンガスを供給してＧｅ基板２上にオゾン分子層を形成させる。次いで、前記オゾンガスの供給を遮断させた後、Ｇｅ基板２を室温まで加熱することにより前記オゾン分子層によって当該基板の表面を酸化させてＧｅ酸化膜を形成させる。Ｇｅ基板２が室温まで達した後に前記加熱を遮断して当該基板の温度を室温よりも低温に降下させるとよい。Ｇｅ基板２を加熱するための加熱源として赤外光光源を用いるとよい。前記オゾンガスはオゾン濃度が１００％であるとよい。 （もっと読む）

【課題】従来よりも界面準位密度を低減させることができる半導体デバイス及びその製造方法を提供する。
【解決手段】窒素ガス雰囲気下で低ダメージなＥＣＲプラズマを用いたＥＣＲプラズマ処理を行うことにより、III−Ｖ族化合物半導体層２の表面を窒化処理したことで、当該III−Ｖ族化合物半導体層２にＩｎ−Ｎ結合及びＧａ−Ｎ結合を形成しＡｓ酸化物を抑制して界面特性を向上させることができ、かくして従来よりも界面準位密度が低減されたＭＯＳＦＥＴ１を提供できる。また、アニール処理することにより、窒化処理層５においてＧａ−Ｎ結合が支配的となった界面結合状態を形成し、界面準位密度を一段と低減させることができる。 （もっと読む）

実施形態には、これに限定されないが、第１バリア層と、該第１バリア層上の窒化ガリウムチャネル層と、該窒化ガリウムチャネル層上に存在し、第１サブレイヤーと第２サブレイヤーと第３サブレイヤーとを備える第２バリア層と、を有するヘテロ構造を備える装置とシステムが含まれる。該第１バリア層、第１サブレイヤーおよび第３サブレイヤーは各々アルミニウムを含んでいてもよい。他の実施形態も、本明細書に記載され特許請求される。 （もっと読む）

【課題】パッシベーション層を備え、改善した性能を持つデバイスを実現できるＩＩＩ−Ｖ族加工基板およびその製造方法を提供する。
【解決手段】ＩＩＩ−Ｖ族加工基板の製造方法は、＜１１０＞または＜１１１＞の結晶方位を持つ第１のＩＩＩ−Ｖ化合物からなる上側層（２）を備えたベース基板（Ｉ）を用意すること、第２のＩＩＩ−Ｖ化合物からなるバッファ層（３）を少なくとも形成することを含んだ、中間層（ＩＩ）を形成することであって、中間層（ＩＩ）は、ベース基板の上側層（２）の上に位置し、これと接触するようにすること、ＩＶ族半導体材料からなる擬似格子整合パッシベーション層（４）を成長させることであって、擬似格子整合パッシベーション層は、中間層（ＩＩ）の上に位置し、これと接触するようにすることを含む。 （もっと読む）

【課題】 シャロートレンチアイソレーション法により素子分離絶縁膜を形成した後に、従来の方法で自然酸化膜除去のための水素熱処理を行うと、所望のトランジスタ特性が得られない場合がある。
【解決手段】 シリコン基板を、水素を含む還元性雰囲気中で、温度が９３０℃〜１０３０℃の範囲内であり、時間が０秒よりも長くかつ３０秒以下の条件で第１の熱処理を行う。第１の熱処理後、水素を含む還元性雰囲気中に配置したまま、温度が第１の熱処理時の基板温度よりも低く、かつ９００℃〜９８０℃の範囲の基板温度に、０秒よりも長くかつ３０秒よりも短い時間維持して第２の熱処理を行う。 （もっと読む）