【課題】耐圧および電流コラプス抑制性能をさらに向上できる電界効果トランジスタを提供する。
【解決手段】この電界効果トランジスタによれば、ゲート絶縁膜２０を、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜で作製されたコラプス抑制膜１８と上記コラプス抑制膜１８上に形成されたＳｉＯ_２絶縁膜１７とを有する複層構造とすることにより、耐圧を向上できるだけでなく、電流コラプスも抑制できる。 （もっと読む）

【課題】耐圧を向上できる電界効果トランジスタを提供する。
【解決手段】ＧａＮ系ＨＦＥＴは、ゲート絶縁膜１７をなす半絶縁膜の抵抗率ρが、電流密度が６.２５×１０^−４(Ａ/ｃｍ^２)であるとき、３.９×１０^９Ωｃｍであった。抵抗率ρ＝３.９×１０^９Ωｃｍの半絶縁膜によるゲート絶縁膜１５を備えたことで、１０００Ｖの耐圧が得られた。ゲート絶縁膜の抵抗率が、１×１０^１１Ωｃｍを超えると耐圧が急減し、ゲート絶縁膜の抵抗率が、１×１０^７Ωｃｍを下回るとゲートリーク電流が増大する。 （もっと読む）

【課題】製造プロセスが容易であり、かつ、電流駆動能力の高い半導体基板およびその製造方法を提供することである。
【解決手段】本実施形態による半導体装置は、半導体基板を備える。第１導電型のＦｉｎ型半導体層は、半導体基板上に形成されている。第１導電型のソース層および第１導電型のドレイン層は、Ｆｉｎ型半導体層の長手方向の両端に設けられている。ゲート絶縁膜は、Ｆｉｎ型半導体層の両側面に設けられている。ゲート電極は、Ｆｉｎ型半導体層の両側面にゲート絶縁膜を介して設けられている。第２導電型のパンチスルーストッパ層は、ゲート電極およびＦｉｎ型半導体層の下に設けられている。パンチスルーストッパ層の不純物濃度は、ソース層およびドレイン層の下にある半導体基板の不純物濃度よりも高い。 （もっと読む）

【課題】 横方向に可変の仕事関数を有するゲート電極を含む半導体構造体を提供する。
【解決手段】 ＣＭＯＳ構造体などの半導体構造体が、横方向に可変の仕事関数を有するゲート電極を含む。横方向に可変の仕事関数を有するゲート電極は、角度傾斜イオン注入法又は逐次積層法を用いて形成することができる。横方向に可変の仕事関数を有するゲート電極は、非ドープ・チャネルの電界効果トランジスタ・デバイスに向上した電気的性能をもたらす。 （もっと読む）

【課題】縦型トランジスタのソース又はドレイン用の拡散層を形成するにあたって形成されるシリコン膜に表面凹凸を発生させない半導体装置の製造方法を提供する。
【解決手段】複数の半導体ピラーを形成する工程と、隣り合う前記半導体ピラーで挟まれた溝の側面を覆うように絶縁膜を形成する工程と、前記絶縁膜の前記溝の底部に近い領域に側面開口を形成する工程と、前記溝の内部を覆うようにシリコン膜からなる被覆膜を形成する工程と、前記被覆膜上に前記半導体ピラー内へ拡散させる不純物で構成された不純物層を形成する工程と、前記不純物を、前記側面開口を塞ぐように形成されている前記被覆膜を通して前記半導体ピラー内に熱拡散させてソース又はドレイン用の拡散層を形成する工程と、を含む。前記被覆膜の成膜温度を５１０℃より高く度５５０℃未満の範囲とすることにより、非晶質状態のシリコン膜を形成する。 （もっと読む）

【課題】複数のチャネルを有する窒化物半導体装置において、ノーマリオフかつ低オン抵抗を実現する技術を提供する。
【解決手段】第１の窒化物半導体層３，５，７と、第１の窒化物半導体層よりも禁制帯幅が大きい第２の窒化物半導体層５，６，８とが積層されたヘテロ接合体を少なくとも２つ以上有する窒化物半導体積層体１０を備え、窒化物半導体積層体１０に設けられたドレイン電極１４と、ソース電極１３と、ドレイン電極１４とソース電極１３の両者に対向して設けられたゲート電極１５，１６とを有し、ドレイン電極１４とソース電極１３は、窒化物半導体積層体１０の表面または側面に配置され、ゲート電極１５，１６は、窒化物半導体積層体１０の深さ方向に設けられた第１ゲート電極１５と、該第１ゲート電極１５と窒化物半導体積層体１０の深さ方向の配置深さが異なる第２ゲート電極１６とを有する。 （もっと読む）

【課題】電界が局所的に集中することを抑制して、高耐圧化した半導体装置を提供する。
【解決手段】ソース領域１１０は、溝部３００側面の第２面３２に面し、一部が面３１と面３２の交線と平行な方向に延在する。ドリフト領域１４０は、溝部３００のうち面３２と反対の面３３に面し、一部が面３１および面３３の交線と平行な方向に延在して設けられ、ソース領域１１０よりも低濃度に形成される。ドレイン領域１２０は、ドリフト領域１４０を介し溝部３００の反対側に位置し、ドリフト領域１４０と接するように設けられ、ドリフト領域１４０よりも高濃度に形成される。第１ゲート絶縁層２００は、溝部３００の側面のうち面３２と面３３に交わる方向の面である面３４と接するとともに、面３１上のうち少なくともチャネル領域１３０と接する。ゲート電極４００は、第１ゲート絶縁層２００上に設けられ。溝部３００はドリフト領域１４０よりも深い。 （もっと読む）

【課題】第1の領域において、第２の絶縁膜からゲート絶縁膜への酸化剤の侵入を防止する。第２の領域において、複数の第１の配線間に設けられた第２の絶縁膜を第１の絶縁膜に対して選択的に除去する。
【解決手段】半導体装置の製造方法では、基板の第１の領域には第１の積層体を形成し第２の領域には複数の第１の配線を形成する。第1の絶縁膜をマスクとして、第1の領域の主面に第１の不純物のイオン注入を施す。第１の積層体の側壁を覆いかつ複数の第１の配線間を埋設するように第２の絶縁膜を形成する。第２の絶縁膜をマスクとして、第1の領域の主面に第２の不純物のイオン注入を施す。第1のエッチングにより、第２の絶縁膜を第１の絶縁膜に対して選択的に除去した後、基板に熱処理を行う。 （もっと読む）

【課題】半導体装置の信頼性を向上させることができる技術を提供する。特に、ゲート電極をメタル材料で構成する電界効果トランジスタを有する半導体装置において、安定した動作特性を得ることのできる技術を提供する。
【解決手段】レジストパターン１２をマスクとしたドライエッチングにより、ゲート電極１３ｎまたはゲート電極１３ｐを形成した後、酸素および水素を含むプラズマ雰囲気中においてアッシング処理を施すことにより、レジストパターン１２を除去し、ゲート電極１３ｎまたはゲート電極１３ｐの側面に付着した反応生成物１４を酸化する。その後、洗浄処理を施して、反応生成物１４を除去する。 （もっと読む）

【課題】しきい電圧の変動を減らした高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】化合物半導体を含む基板上に形成され、二次元電子ガスチャネルとデプリーション領域とを備えるチャネル層と、二次元電子ガスチャネルに対応するように、チャネル層上に形成された第１チャネル供給層と、チャネル層のデプリーション領域及び第１チャネル供給層の一部の領域上に形成されたデプリーション層と、第１チャネル供給層上に形成され、デプリーション領域を挟んで対向するソース及びドレイン電極と、デプリーション層上に形成されたゲート電極と、を備え、第１チャネル供給層より分極率が小さい第２チャネル供給層を、チャネル層のデプリーション領域及び第１チャネル供給層の一部の領域上に備え、デプリーション層が第２チャネル供給層上に備えられる、高電子移動度トランジスタである。 （もっと読む）

【課題】エピタキシャル層に残存する転位の数を少なくする。
【解決手段】第２エピタキシャル層２００は、第１エピタキシャル層１００上にエピタキシャル成長している。第１エピタキシャル層１００は、エピタキシャル成長層１１０及び欠陥層１２０を有している。欠陥層１２０は、エピタキシャル成長層１１０の上、かつ、第１エピタキシャル層１００の表層に位置している。欠陥層１２０の欠陥密度は、５×１０^１７ｃｍ^−２以上である。欠陥層１２０を突き抜けた欠陥は、第２エピタキシャル層２００の内部でループを形成している。 （もっと読む）

【課題】所定の安定した特性を有するＮ−ＭＩＳＦＥＴとＰ−ＭＩＳＦＥＴとを備えた半導体装置を容易に実現できるようにする。
【解決手段】半導体装置の製造方法は、半導体基板１０１の上に高誘電体膜１２１と、第１の膜１２２と、犠牲導電膜１２３と、第２の膜１２４とを順次形成した後、第２の膜１２４におけるＮ−ＭＩＳＦＥＴ形成領域１０１Ｎに形成された部分を第１の薬液を用いて選択的に除去する。この後、第２の膜１２４に含まれる第２の金属元素を犠牲導電膜１２４におけるＰ−ＭＩＳＦＥＴ形成領域１０１Ｐに形成された部分に拡散させる。続いて、犠牲導電膜１２４及び第１の膜１２２におけるＮ−ＭＩＳＦＥＴ形成領域１０１Ｎに形成された部分を、それぞれ第２の薬液及び第３の薬液を用いて選択的に除去する。第３の膜１２５を形成した後、第３の膜１２５に含まれる第３の金属元素を高誘電体膜１２１中に拡散させる。 （もっと読む）

【課題】第１、第２ゲートを有するトンネルトランジスタで、第１、第２のゲート間の電圧の差がより小さい場合にしようできるトンネルトランジスタを提供する。
【解決手段】ドレイン２、ソース４およびドレイン２とソース４との間で電流を制御するための少なくとも第１ゲート６とを含み、第１および第２のゲート誘電体材料７、１１の第１側９、１３が、それぞれ第１および第２の半導体部分１４、１５に実質的に沿って、実質的に接続して配置されたトンネルトランジスタ１。 （もっと読む）

【課題】注入した導電性不純物により形成される結晶欠陥の密度を低減し、歩留まり率が向上するような半導体装置の製造方法を提供する。
【解決手段】本発明の実施形態にかかる半導体装置の製造方法は、半導体基板を加熱することにより、半導体基板の基板温度を２００から５００℃の間の所望の温度に維持すると同時に、半導体基板に導電性不純物をイオン注入法もしくはプラズマドーピング法を用いてドーピングし、ドーピングした導電性不純物を活性化させるための活性化処理を行う。 （もっと読む）

【課題】窒化物半導体層をチャネルとして用いたトランジスタにおいて、オン抵抗を低くしつつ、閾値電圧を高くする。
【解決手段】キャップ層４００と障壁層３００の界面、及びチャネル層２００とバッファ層１００の界面には圧縮歪が生じており、障壁層３００とチャネル層２００の界面には引張り歪が生じている。このため、キャップ層４００と障壁層３００の界面、並びにチャネル層２００とバッファ層１００の界面において、負の電荷が正の電荷よりも多くなっており、障壁層３００とチャネル層２００の界面において、正の電荷が負の電荷よりも多くなっている。チャネル層２００は、第１層、第２層、及び第３層の積層構造を有している。第２層は、第１層及び第３層よりも電子親和力が大きい。 （もっと読む）

【課題】製造コストの低減、およびプロセス時間の短縮を可能とするｆｉｎＦＥＴの製造方法を提供する。
【解決手段】ｆｉｎＦＥＴは、ソース領域、ドレイン領域、およびソース領域とドレイン領域との間のチャネル領域を有するフィンを備えるように形成される。上記フィンは、半導体ウエハ上でエッチングされる。ゲートスタックは、上記チャネル領域に直接接触する絶縁層と、上記絶縁層に直接接触する導電性のゲート材料とを有するように形成される。上記ソース領域および上記ドレイン領域は、上記フィンの第一領域を露出するためにエッチングされる。次に、上記第一領域の一部が、ドーパントでドーピングされる。 （もっと読む）

【課題】ＥＯＴの低減及びリーク電流の低減を両立できる半導体装置の製造方法を提供すること。
【解決手段】被処理体上に第１の高誘電率絶縁膜を成膜する第１の成膜工程と、前記第１の高誘電率絶縁膜を、６５０℃以上で６０秒未満の間熱処理する結晶化熱処理工程と、前記第１の高誘電率絶縁膜上に、前記第１の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第１の高誘電率絶縁膜よりも比誘電率が大きい、第２の高誘電率絶縁膜を成膜する第２の成膜工程と、を含む、半導体装置の製造方法。 （もっと読む）